digitalização da cadeia para DFT?

[feel_on_on]

há não-scan DFF na minha cadeia de digitalização.
meu exame comprimento da cadeia é de 2000, digitalização de simulação padrão é não passar.

e eu encontrei há vários não-scan DFFs foi costurado na digitalização da cadeia.Alguém pode me dizer o motivo?

 

[pramod_gayakwad]

Na verificação da cadeia sempre deve haver flops scannable.Flops scanable não estiver conectado à saída de flops scannable.Mas como você disse há todos os não-flops scannablr varredura em cadeia, isso significa que a digitalização stitiching foi feito de forma incorreta.Por favor, verifique com o seu estilo de varredura, modo de varredura.

 

[satya_422]

oi,
Eu espero que você não passa a verificação scanability para que eles não são convertidas para a digitalização flipflopsfeel_on_on escreveu:

há não-scan DFF na minha cadeia de digitalização.

meu exame comprimento da cadeia é de 2000, digitalização de simulação padrão é não passar.e eu encontrei há vários não-scan DFFs foi costurado na digitalização da cadeia.Alguém pode me dizer o motivo?

 

[feel_on_on]

Quero dizer que vários não-scan DFF, não all.I quer saber por que não Design Compiler substituir estes não-scan DFF DFF de digitalização, por uni-las em uma cadeia de digitalização?

 

[sam536]

Você checou o post dft_drc relatório.Será que ela tem algum aviso?.
Uma vez eu encountred este tipo de problema quando eu estava usando o modo de DB.O motivo foi alguns módulos são aplicados atributo set_dont_touch e células não foi substituído como células scanalbe.verificar este ponto, se a sua aplicáveis ..

Se você tiver problemas em analisar os avisos, relatório partes dft_drc ou lista de alerta em dft_drc com o relatório us.dft_drc vai definilty let you know wahts a causa para o problema ur ...

Há maneiras de excluir os falhanços de seu Interesse em dB (set_scan_exclude ..), bem como o modo XG (set_scan_config-exclude_elements).

Atenciosamente,
Sam

 

[rudrad]

Se você dá a opção set_scan_configuration-insert_shift_registers verdade, então alguns falhanços que são um após o outro sem qualquer combinação entre eles não serão substituídos scan mas isso é correto e que vai passar de simulação.

 

[dft_guy]

Citação:

Se você dá a opção set_scan_configuration-insert_shift_registers verdade, então alguns falhanços que são um após o outro sem qualquer combinação entre eles não serão substituídos scan mas isso é correto e que vai passar de simulação.

 

[kiranks9]

u uma vez feito o exame de inserção, verificar o relatório corretamente.Se não digitalizar as células são stiched com varredura de células que significa digitalizar stiching não acontecendo corretamente.verificar com bom commonds dc