K
Kicchan
Guest
Oi a todos, eu tenho um código Verilog que eu simulados com a ferramenta Icarus então tudo que eu tenho é uma simulação de nível lógico. Este código está relacionada a uma parte digital de um ASIC que estou implementando em Virtuoso Cadence. Minhas perguntas são: 1) Como posso ligar meu código Verilog para a biblioteca de células padrão da tecnologia que estou usando para o meu IC? 2) Eu preciso de uma ferramenta de simulação em ambiente Cadence para implementar as simulações de tempo que levam em conta os atrasos de porta? 3) É SOC Encontro só para local e rota ou ele pode ser usado para fins de simulação também? Obrigado por seu apoio.