componente> utilizado para filtro biquad digital (w / o multiplicador)

R

rinaishlene

Guest
Eu vou estar usando VHDL \ Verilog código para simular o funcionamento da central de dados proposto neste trabalho

"A realização de novo hardware do Filtro Digital"
Por Abraham PELED e Bede LIU
IEEE Transactions on Acoustics, Speech and Signal Processing, dezembro 1974

Aqui eu anexo o diagrama do datapath

A minha pergunta é

1) É conveniente utilizar dois 2-bit registrador de deslocamento SIPO para representar (SR1 e SR2) e (SR3 e SR4)?

2) A saída do registo de deslocamento será o endereço da ROM, mas em seguida, cada bit de endereço da ROM será multiplicado com o filtro de cada coeficiente (a0 para o B1) dada a criar a função phi (saída da ROM) . Onde é que a função phi lugar? É dentro da ROM?

Receber qualquer ajuda.

Obrigado

 

Welcome to EDABoard.com

Sponsor

Back
Top