comparador> Offset

[suhas_shiv]

Todas oi,
Tenho uma pergunta sobre a comparação offset em Pipeline ADC.O que é o deslocamento u máxima pode tolerar sem e com correção de erro digital?

Livros que li dizem-Vref / 4, com correção de erros.Suponha que a minha entrada é 1V sinal diferencial, isso significa deslocamento máximo tolerável é de -0.125V (desde Vref = 0.5V e Vref / 4 = 0.125V).Obrigado pela ajuda.

 

[Vamsi Mocherla]

Suhas Dear,

Acho que depende do número de bits a resolver em cada fase do pipeline.Vref / 4 se aplica para cerca de 2 bits por etapa, se não estou enganado.Além disso, o ganho de resíduos também é fundamental na definição da compensação exigida.

 

[suhas_shiv]

Estou usando o 1.5bits por estágio arquitetura e, portanto, o ganho em cada etapa seria 2.

 

[Vamsi Mocherla]

Então, você iria requerer a compensar a limitação sobre Vref / 4 para o seu comparadores

 

[melros]

Vamsi Mocherla escreveu:

Então, você iria requerer a compensar a limitação sobre Vref / 4 para o seu comparadores