Como usar o modelo IBIS em um projeto VHDL?

[mehrara]

oi
Tenho um projeto VHDL no ISE.Eu uso CY68013 Cypress transciver USB e é o único modelo disponível para ele em cypress.com é IBIS.Como eu posso simular meu projeto? (Em ModelSim)

Obrigado ...

 

[vomitar]

Você não.

Modelos IBIS que a tensão analógica, baloiços, superações e assim por diante.É para simular a conexão analógica dos seus traços, para detectar as reflexões e as inadequações.

IBIS não sabe ou não se preocupam com a funcionalidade: o significado do '1 'e '0' grupos que saem do chip, apenas como os modelos um '1 'e '0' olha como no domínio analógico (SPICE) .

O que você precisa é um modelo funcional de ônibus para o chip que se comunica com seu projeto VHDL.

Por favor, explique seu projeto todo, para que possamos ver o que se comunica com o quê, e exatamente o que você precisa para a simulação Modelsim ...

 

[mehrara]

Quero construir uma ligação de alta velocidade entre FPGA e computador.Eu escolhi USB e quero usar Cypress `s CY68013 transciver USB.A fim de testar o meu desenho que eu quero fazer Post lugar e simulação de rota em ModelSim.O que posso fazer?

Obrigado
ps Acho que a funcionalidade do IC é muito complicado para escrever um modelo funcional.

 

[elektrom]

Verificar
http://www.trenz-electronic.de/ip/ipen4.htm

Eles oferecem uma testbench em VHDL que é semelhante ao receptor USB.