como projetar o filtro em todos os pll digital?

[borislee]

Eu quero um design all-digital PLL.A exigência de desempenho inclui a freqüência de-3dB, a planura na banda passante, etc
A dificuldade agora é como projetar o filtro digital, a fim de cumprir a exigência.Tenho pesquisado no Google, mas foi pouco.Quem gostaria de me dar alguma ajuda?
Thanks in advance!

 

[khouly]

buscar o melhor livro de Roland há um capítulo sobre todos PLL digital
o nome do livro "PLL Simulação Design and Applications"

u pode encontrá-lo neste link

http://www.edaboard.com/viewtopic.php?t=104735&highlight=pll
boa sorte com laço ur

khouly

 

[SkyHigh]

borislee,

Escolha um filtro FIR ou IIR ao design.
Escolha uma frequência de amostragem adequado.
Escolha o número de torneiras e coeffcients para determinar a resposta de frequência do filtro digital.
Executar simulação em Matlab-Simulink e fazer o ajuste de seu projeto.
Implementá-lo ou usando processador DSP, FPGA / CPLD ou Personalizado IC.

Se você deseja uma rápida implementação, copie seu coeficientes feito em Mathlab-Simulink e cole no filtro modelo fornecido pela Texas Instruments TMS320Cxx.

Você também pode implementar em FPGA utilizando VHDL / Verilog modelo fornecido pelo Altera e Xilinx.

Tanto a aplicação requer que você executar no kit de avaliação onde ADC e DAC estão disponíveis on-board.

 

[borislee]

Graças a khouly & SkyHigh

Acho filtro IIR é melhor.
Porque eu sou pobre no DSP, eu não sei como converter a exigência do PLL à exigência de filtro digital.Eu também não tenho nenhuma idéia sobre como escolher o coeffcients do filtro.

Aplicação em TMS320/FPGA é verificar o projeto.Mas eu não sei como começar o projeto.

BTW, eu nunca usei Matlab.Há algum material que estabelece a forma como a simular o desempenho do PLL, incluindo-3dB freqüência, flatneet no passbank.