como modelar o testbench para bidirection_bus?

[kimjin]

na minha concepção, eu usei um bidirection_bus, é o tipo de inout, inout [3:0] data_bus, na minha testbench, i identificou o sinal: reg [3:0] data_bus, mas no ModelSim, ele relata um erro quando eu carregar a simulação do programa bidir_bus_test.v, o erro disse: Erro: (VSIM-3053) E :/ vhd / bidir_bus / bidir_bus_test.v (14): saída ilegal ou conexão inout porta (port 'data_bus'). # Região: / bidir_bus_test/u1 eu saber como simulação os bidirection_bus, que podem me ajudar? obrigado.

 

[nand_gates]

aqui é como você precisa lidar com bi portas direcionais! inout [3:0] data_bus / / uso seguinte registo para conduzir os dados .. / / Se você não estiver dirigindo quaisquer dados bidirecional de dados em ônibus / / asssign Z data_bus_reg / / para leitura de dados de uso de ônibus bidirecional "data_bus" directamente! reg [3:0] data_bus_reg; atribuir data_bus = data_bus_reg; Espero que isso ajude!

 

[kimjin]

ela não funciona. Muito obrigado.

 

[jnanabindu]

experimentar este link.