Como internas scan encontrar defeitos em partes pente?

Q

qjlsy

Guest
Eu li o netlist após a inserção de varredura. Mas eu achei no modo de varredura, pente lógicas são ignorados. Todas as células scan estão conectados uns com os outros diretamente. É certo? Se o direito, como pode internos metodologia de scan encontrar os defeitos na parte lógica pente? Muito obrigado!
 
qjlsy, A maneira scan funciona é que ele permite que você setup padrão nas entradas dos blocos de lógica combinacional (deslocando no flip-flops). Uma vez que estamos a fazer mudanças, vamos desligar scan permitir, o relógio de pulso de um ciclo para capturar as saídas dos blocos combinacionais em scan flip-flops, em seguida, ligue scan habilitar novamente para mudar a resposta para fora. Efetivamente, estamos gerando padrões para a lógica combinacional como se suas entradas e saídas são diretamente controláveis e observáveis de pinos, uma vez que pode mudar dentro e fora de qualquer padrão que queremos. Espero que isso ajude.
 

Welcome to EDABoard.com

Sponsor

Back
Top