como genetate sincronismo e síntese de modelos macro rígido

[tybhs]

Estou lendo um livro sobre soc.E eu não sei como genetate calendário e modelos de síntese (do núcleo duro de IP) para a síntese de quando você quiser produzir um macro rígido.Talvez seja gerada por uma ferramenta de EDA ou outro método?Pode me dizer algo sobre ele?muito obrigado!

 

[taotaocui]

Você pode usar PrimeTime para gerar modelo de calendário para synthethis.
Basta referir ao documento PrimeTime's.

 

[tybhs]

Obrigado!Se eu também quero gerar modelos de síntese de uma macro duro para que eu possa integrá-lo no módulo RTL superior e células elementares de todo o sistema, você pode me dizer como fazer isso, quero dizer, em ferramentas que EDA?Obrigado novamente!