R
ramesh441
Guest
Pode qualquer um dizer-me como fazer um layout resistor que estou usando UMC 180nm. alguém pode me dar algum material ref Agradecendo, Ramesh
G
girih192002
Guest
você poderia descrever a sua pergunta com mais detalhes?
S
shashikumar.22
Guest
você pode você o resistor já presentes em sua PDK.
R
ramesh441
Guest
Na verdade eu quero criar um resistor de 1k ohm. Eu havia passado por várias tutorial na internet. Mas eu não conseguia encontrar a coisa apropriada em LSW. Eu tivesse seguido este material http://webpages.eng.wayne.edu/cadence/ECE6570/res/Layout_of_Resistor.htm mas eu coudn't dar terminais positivos e negativos na UMC Como eu poderia fazê-lo ? Agradecendo, Ramesh
W
wpchan05
Guest
R
ramesh441
Guest
Eu só quero tentar Posso saber como?
D
deepak242003
Guest
[Quote = ramesh441] Eu só quero tentar Posso saber como? [/Quote] a melhor maneira é tomar teh PCell .. (PDK) alise-o e verifique as camadas ..... utilizando mesmas camadas que você pode fazer resistor própria ur ... tipo de conhecimento do resistor, resisivity poli e lnght de polly necessário ..... não se esqueça de considerar a resistência de contato .. 
Você pode verificar se você resistor LVS wiht .... fazendo tempero da sua disposição e comparando wiht você ...... descasamentos Verifique o parâmetro vai dizer u valor do resistor ur .... boa sorte ....
Você pode verificar se você resistor LVS wiht .... fazendo tempero da sua disposição e comparando wiht você ...... descasamentos Verifique o parâmetro vai dizer u valor do resistor ur .... boa sorte ....
R
ramesh441
Guest
Sir, posso saber como o terceiro terminal está ligado no layout. e como o grosso do transistor está ligado à terra? Eu tenho usado RNNPO_MM da UMC biblioteca 180nm. Agradecendo, Ramesh
A
ankitgarg0312
Guest
você deve ter recebido algum documento compartilhado por fundição. estes doc tem detalhes sobre como cada dispositivo detecta lvs .. eu tenho visto TSMC dá detalhes sobre qual camada precisa ser colocado em que lugar para fazer lvs detectar que os dispositivos .. existem algumas operações de camada para detectar dispositivos .. também ler seus decks LVS com svrf (calibre) manual ... eles vão ajudar a entender como é que u workss opeartion camada ..
W
wpchan05
Guest
[Quote = ramesh441] Sir, posso saber como o terceiro terminal está ligado no layout. e como o grosso do transistor está ligado à terra? Eu tenho usado RNNPO_MM da UMC biblioteca 180nm. Agradecendo, Ramesh [/quote] a maior parte está ligada à fonte de alimentação mais negativo. Esta informação pode ser encontrada a partir de UMC_180nm_mm_rf_fdk_userguide_vC01_PB.pdf
R
ramesh441
Guest
U pode anexar o arquivo pdf em edaboard? Eu could'nt encontrá-lo.
W
wpchan05
Guest
D
deepak242003
Guest
[Quote = ramesh441] Sir, posso saber como o terceiro terminal está ligado no layout. [/Quote]. Coloque o resistor com nwell e conectar muito bem para o maior potencial. (Vdd) ... O seu pode usar NTAP para o mesmo. [Quote = ramesh441] e como a maior parte do transistor está ligado à terra? [/Quote] você pode usar NTAP ou PTAP para corresponing mos.n Deepak.
S
shashikumar.22
Guest
Espero que isso irá ajudá-lo a disposição de um resistor em cadência: idea :: arrow: http://www.ece.utah.edu/ ~ harrison/ece5720/resistor.pdf apreciar: D shashi [size = 2] [color = # 999999] Adicionado após 8 minutos: [/color] [/size] aqui vai: | seu tutorial da para fazer o layout do resistor
R
ramesh441
Guest
Thankyou somuch para o material