P
Prasanna Kumar
Guest
Por favor, todas as respostas sobre as graças tópico acima
Como faço para alternar entre os dois relógios de forma confiável
N
nand_gates
Guest
Veja o circuito abaixo, você pode usá-lo para mudar os relógios! Espero que isso ajude!
P
Prasanna Kumar
Guest
O que acontece se eu não usar o flip flops dois no meio? como eles estão esperando um período de dois latência ciclo de clock.
W
wkong_zhu
Guest
nand_gates é certo, se você não usar o glitch 2 flip-flops, pode haver quando você alternar entre o domínio do relógio dois. referem-se a Xilinx FPGA CLKBUFMUX.
J
JesseKing
Guest
Acho que só uma DFF é necessário que cada clk. o que é a funcionalidade do DFF segundo?
A
alpacinoliu
Guest
evitando a metaestável para a utilização de dois 2 DFFs
J
jjww110
Guest
um papel da Xilinx irá dizer-lhe os detalhes
P
power-twq
Guest
o circuito é quase perfeito, com sinal de controle pode partir de qualquer domínio do relógio. [Quote = nand_gates] Veja o circuito abaixo, você pode usá-lo para mudar os relógios! Espero que isso ajude! [/Quote]
B
bendrift
Guest
por que não usar um mux simples? alguém pode dizer a verdade? thank u 
E
eeeraghu
Guest
Até que ponto a metaestabilidade e falhas diferenciada em dois relógios, até mesmo isto pode ser alcançado por um relógio, considerando a condição de pior caso não. e, além disso, parece ser uma latência de relógio até aqui de cerca de dois impulsos de relógio. respeita raghu