como diminuir a ondulação de tensão de saída?

[wonbef]

oi, tudo: como uma nova, agora eu estou projetando um conversor boost CC-CC com controle VFM, e todos os dispositivos são integrados em chip (indutor e capacitor de saída não incluídas). se o condensador de saída (filtragem tampão) é a mesma, como para diminuir a tensão de ondulação de saída? agradecer muito. cumprimentos,

 

[IanP]

A maneira mais eficiente de diminuir a oscilação na saída switchmode conversor DC-DC é a utilização de filtros de LC. Outra opção, embora não seja tão eficiente como LC, é o emprego de baixas capacitores ESR e conectar vários capacitores diferentes para cobrir gama mais ampla de frequência. Atenciosamente, IanP

 

[wonbef]

Olá, IanP, muito obrigado em primeiro lugar! neste conversor, blocos principais (referência gerador, amplificador de erro, oscilador, vfm controlador, o poder SW e SR, ...) incluído. se o indutor externo e capacitor são inalterado, como é que estes blocos Internel influenciar a ondulação de saída, e como melhorá-los? obrigado antecipadamente. cumprimentos,

 

[IanP]

Como um interruptores de circuito Switchmode de ON para OFF os únicos componentes que têm influência sobre o nível de ondulação são o indutor externo (s) e do condensador (s). Talvez eu não tenho conhecimento de alguma coisa, mas eu não consigo ver nenhuma maneira em que você vai ser capaz de diminuir o nível de ondulação por improvment no projeto do circuito de comutação. Ver as formas de onda abaixo .. Atenciosamente, IanP

 

[Btrend]

há um monte de fonte de ruído em SMPS, como reflexo de terra, o ruído de feedback, o barulho .... Mas, em geral, a SMPS é um circuito fechado amostradas-de dados do sistema, que é como PLL. ruído no anel, excepto o nó de saída será reduzida pelo circuito fechado de realimentação, que é de baixa passagem. No entanto, o barulho deve ser a primeira idenfied onde é gerada nas SMPS, geralmente verificar ur VCC e GND, o caminho de retorno, rede de compensação será útil como o primeiro passo em debuging SMPS ur. espero que esta ajuda

 

[omore]

Em adição às respostas anteriores, você também pode considerar a adição de um Regulador de Pós Linear

 

[artem]

Conversão de freqüência também desempenha o seu papel e permitem jogar com exigências de baixas capasitors ESR, que são comparáveis ​​em preço com chips controladores de comutação. É possível utilizar vários capasitors em paralelo para reduzir o ESR resultante.

 

[sunking]

pode utilizar muti-fase do relógio para gerar a tensão de saída

 

[Jim cage]

Existe algum problema em conectar vários capacitores de desacoplamento para ampla faixa de freqüência em paralelo? suponha que você conecte 10uF 0.1uF, 1nF em paralelo. Os capacitores tem SRF diferente. É a combinação dos condensadores em paralelo pode causar danos então ajuda? Obrigado, Jim