S
shastri.vs
Guest
Oi,
Estou projetando uma I2C ônibus em vhdl.
Meus problemas são os seguintes:
1.Como um mestre verifica se o ônibus está ocioso.No spec é dado que se SCL SDA e ambos são altos, então comandante pensa que ônibus está ocioso e tenta afirmar INÍCIO bit.Mas se já cerca de mestre está se comunicando sobre o ônibus eo Alto sobre SDA e SCL poderá também devido a este outro mestre transmissora.
2.Caso o recém-mestre aderir esperar até STOP bit,
ou seja, desde quando é elevado quando SCL SDA é elevado.Se tiver que esperar, então quanto tempo ele deve esperar para STOP bit.
please help
Estou projetando uma I2C ônibus em vhdl.
Meus problemas são os seguintes:
1.Como um mestre verifica se o ônibus está ocioso.No spec é dado que se SCL SDA e ambos são altos, então comandante pensa que ônibus está ocioso e tenta afirmar INÍCIO bit.Mas se já cerca de mestre está se comunicando sobre o ônibus eo Alto sobre SDA e SCL poderá também devido a este outro mestre transmissora.
2.Caso o recém-mestre aderir esperar até STOP bit,
ou seja, desde quando é elevado quando SCL SDA é elevado.Se tiver que esperar, então quanto tempo ele deve esperar para STOP bit.
please help