Como desenhar muitos poder ligar seqüência

C

ccljpeg

Guest
Oi,
todo mundo:

Meu projeto: LCD TFT condutor design

Existem três poderes: VDD (3,3 V), VDDH ( 23 V), VEE (-10V)

Se a potência em IC, a primeira VDD é lentamente sobre estável (após 2 ms), e então
VEE ligar após VDD é estável (depois de 5 ms), e então poder sobre VDDH após VEE é estável (depois de 5 ms)

Ajuda-me, espero que alguém pode me dizer como fazer o desenho, muito obrigado em avançado

 
Você tem três opções.A primeira é a concepção do circuito alimentado por estas fontes, para que a seqüência não é necessário.Esta é a melhor opção.

A segunda opção é "open loop", em que você tem 555 temporizadores ou essas coisas para aplicar a esses fornecimentos de energia à carga depois de um longo intervalo de tempo suficiente que eles são certamente até o bom valores.

A terceira opção é ter comparadores em cada oferta que gira sobre o próximo um após o primeiro chegou até a um valor integral.

 

Welcome to EDABoard.com

Sponsor

Back
Top