como desenhar guardring?

[sky&sea]

oi, recentemente, i am desenhar um circuito de baixa potência CMOS Converyor atual, a fim de evitar a trava-up, como posso chamar a guardring MOS? devo desenhar um guardring para cada transistor MOS ou desenhar um guardring MOS para vários juntos? por exemplo: Desenhe um p + guardring cercam todos os TRANSISITOR NMOS. obrigado

 

[leo_o2]

Adicionar um anel N + / NW torno captador P +.

 

[sky&sea]

você quer dizer guardring dupla? minha média é tempo que eu deveria adicionar guardring para ervery mos TRANSISITOR ou todos os transistor mos juntos? obrigado

 

[forkschgrad]

se você quiser economizar espaço, combine MOS na guardring mesmo se tiverem a conexão em massa mesmo. considerar também o subtipo.

 

[ajaytronic]

Para o layout bom, você deve sempre fornecer Doubel guardring aos circuitos críticos, como par diferencial, espelho de corrente e Buffers (transistor carregando alta corrente). Sempre fornecer dupla guardring b / w analógico e circuito digital. (Para separar circuito analógico e digital) Resto todos u outro transistor pode fornecer único guarda (ou toque de conexão) se eles estão tendo maior mesmo.

 

[babbage]

Para uma regra de bom design elétrico, trava-se a regra deve ser relacionada deu o fora; Claro que, se u necessidade alguma regra relacionada, pls e-mail para mim. babbage.song @ gmail.com

 

[layout_designer]

1. Guarda anel duplo deve ser elaborado separadamente para circuitos críticos (como diff etc par). 2. guardring NTAP em nwell conectado a vdd e PTAP guardring o psubstrate conectado a vss. 3. a largura deve ser anéis de guarda ser? Alguns foundrys fornecer informação em seus latchup docs. 4. alguns designers acreditam na prestação de guardrings entre cada blocos do mesmo circuito e circuito em torno do bloco todo.

 

[sharath79]

A guaring para cada transistor não é necessária. Uma torneira NW para um transistor PMOS & TAP PPLUS para um transistor NMOS é bom porque depende howmuch diffpair atual ur é ging para tirar e em segundo lugar como a quantidade de circuito ur corrente total é ging para take.If dizer DP vai levar dizer na faixa microampères. Gaurdring dupla não é de todo aconselhável.

 

[mdcui]

outro ponto é que guardring melhor ser totalmente coberta com contato e conexão de metal para fornecer a melhor conexão VCC ou VSS, caso contrário o resitance difusão irá degradar a blindagem e capacidade de coleta de transportadora.

 

[roy_ece]

Para evitar latchup, que geralmente levam diretrizes ª efollowing: nível de transistor 1.At que geralmente oferecem Taps NTAP ou seja, para PMOs, e conectá-lo ao VDD. PTAP para NMOS e conectá-lo a VSS. Torneiras é stripwhich consiste de implantes, difusão, metal, Colocação de contato. E espaçamento depende de fundição. 2.Quando a faixa correspondente colocar transistores crítica, considera-se um anel de guarda. 3.Depending em circuitos Designers requisito essencial, como espelhos de corrente, pares diferenciais são fechados com anéis de guarda. Abaixo está a figura do inversor fechado com anéis de guarda.

 

[sky&sea]

ele é muito gentil de todos vocês, muito obrigado!

 

[phongphanp]

Eu tinha lido um livro que se referem a Como padrão de análise do campo elétrico para o livro de embalagens será útil para novo designer como você, e eu acho que você pode pesquisar eda software que tem exemplo visual para melhor compreensão, Ex. como layout de circuito denced como microprocessador etc