como corrigir violações de tempo no encontro SOC

V

vlsitechnology

Guest
Estou fazendo um projeto alguém pode me ajudar como corrigir DRVs totais Depois de fazer a otimização de rotas pós eu tenho DRVs total como (max fanout, max cap, transição max) = (98,38,0) e DRVs reais são (0,0 , 0) Plz me ajudar seus Bye urgente cuidar
 
Normalmente, nós não se preocupam com as violações fanout. Por violações tampa, verifique o relatório drv e selecione o pino que tem violação de tampa na GUI. Agora, olhe para a instância que está dirigindo este pino tampão elevado. Tentar converter este exemplo e você deve ver alguma melhora violação cap ..
 
Se você quiser reduzir as violações max_cap você pode definir max_tran para um valor menor, re-otimizar, então ajustá-lo de volta para max_tran valor original e executar drv verificar novamente ... eles deveriam ter ido ou grandemente reduzida. [Size = 2] [color = # 999999] Adicionado após 52 segundos: [/color] [/size] Note, quando eu digo re-otimizar, quero dizer executar drv fixação de novo.
 
Mas essas violações cap max são externos, o que significa que está lá no bloco i / o modo como posso converter isso e downsize isso? [Size = 2] [color = # 999999] Adicionado após 1 minutos: [/color] [/size] Olá iwpia mas como posso definir max trans para um valor inferior? BCZ no sdc será definida certo? portanto, não podemos alterar o arquivo sdc estou certo?
 

Welcome to EDABoard.com

Sponsor

Back
Top