Como chegar a 1 / 3 ciclo de um 50% ciclo relógio?

A

Alles Gute

Guest
Como chegar a um 1 / 3 ciclo de relógio de 50% ciclo relógio?

 
Em primeiro lugar, ter direito a 50% sinal e demora-lo (usando apenas a propagação demora de portões ou utilizando circuito RC).Depois, apanhe o sinal e de 50% imposto ao atraso sinal e ponha-as em um E portão_O resultado deverá ser um pulso com um ciclo de <50%.O truque é pegar o correto R e C valores para dar-lhe o direito atraso.Isso depende do que a freqüência de seu ciclo relógio está.Você deve fazer o resistor um potenciômetro de modo que você pode ajustar-lo.

Agora, o que estou descrevendo acima é muito grosseira "open-loop solução.Como não precisa de 30% precisam ser?

Atenciosamente,<img src='http://www.elektroda.pl/cgi-bin/mimetex/mimetex.cgi?3$v_C' title="3 $ v_C" alt='3$v_C' align=absmiddle>
 
utilize um CD4059 ou 74HCT4059, então você pode programar precisa divisão

exato para marcar espaço necessário

mesmo usando um micro nas suas horas insumos

Acho que está muito acima método rought

 
Se você deseja implementar na CI, em seguida, use tampão demora elementos como, por onde você controla o seu dimensionamento atraso.

Prakash.

 
VSMVDD - Concordo com você.Como eu disse, a minha é uma solução muito áspera que tenho usado no passado, quando eu não tiver todas as peças para um bom design.Trata-se de uma "rápida e suja" solução.

Atenciosamente,
v_c

 
v_c escreveu:

Em primeiro lugar, ter direito a 50% sinal e demora-lo (usando apenas a propagação demora de portões ou utilizando circuito RC).
Depois, apanhe o sinal e de 50% imposto ao atraso sinal e ponha-as em um E portão.
O resultado deverá ser um pulso com um ciclo de <50%.
O truque é pegar o correto R e C valores para dar-lhe o direito atraso.
Isso depende do que a freqüência de seu ciclo relógio está.
Você deve fazer o resistor um potenciômetro de modo que você pode ajustar-lo.Agora, o que estou descrevendo acima é muito grosseira "open-loop solução.
Como não precisa de 30% precisam ser?Atenciosamente,

<img src='http://www.elektroda.pl/cgi-bin/mimetex/mimetex.cgi?3$v_C' title="3 $ v_C" alt='3$v_C' align=absmiddle>
 
não é possível obter 1 / 3 sem passives ou algum tipo de imposto ou PLL medição.Porque não é possível gerir a subida ou descida tempo integral, sem transformação do sinal período.Claro que você pode criar um atraso circuito.É questão de coisas que merece esses esforços.

Mas você pode obter 1 / 3 direito por duas vezes menor freqüência do que a sua frequência de entrada:
extrato
do sinal de entrada aumentar e diminuir atraso circuito (significa que o dobro da frequência,
o dever não é importante neste momento), ea oferta duplicou a frequência síncrona balcão.Depois ligue balcão
da div / 2 e p / 4 saídas para EA.Na saída
do E você terá direito exigido sem instabilidade.Eu não lembro chip ids, mas é fácil localizá-las.

Contador deve ser sincronizada,
de outra forma, é possível obter indesejados em espigas e da produção.

 
/ n vão dividir a freqüência de entrada / rácio

por factores de n
por isso é facilmente possível utilizando apenas um / n

um PLL é um / n contra qualquer forma como é um 4059 que também pode ser usado como parte do PLL

assim o seu direito e por isso sou eu
porém passiva Arent elementos necessários para a divisão de 50% imposto para chegar ao espaço necessário marcar

e esta produção de 4059 será um incrivelmente estável e regulável completo em 1% ou mais etapas

assim ele vai alterar a frequência
apenas a marca para o espaçoanexada é a planos Achei online água para um gerador de gás combustível baseada

i retrabalhadas e ela usou o circuito como uma unidade galvanoplastia
ele funciona muito bem nesse trabalho
realmente

youll ver ambos os métodos são empregados através de um temporizador 555 para obter frequência e PWM saídas para uma dupla saída waveform
a base é executado baixa freq @ 100hz - superior a 10 kHz PWM produção é totalmente programável através de um 4059

embora para o seu trabalho que você precisa

usando o 555 em sua própria é enought

você pode fazer o download do demo proteus VSM dali site

www.labcenter.co.uk
ou ele vai abrir também na versão lite
A partir de v6.6 sp3
Desculpe, mas você precisa de login para ver esta penhora

 
Alles Gute;
você disse:
Citação:

"A minha principal exigência é não aumentar o relógio jitter muito."
 
Obrigado a todos pela resposta.Pela minha tarefa, baixo jitter é a minha prioridade, não é uma necessidade muito precisos 1 / 3 ciclo, uma cerca de 1 / 3 é o suficiente.A freqüência pode ser variável.Então acho que usar um divisor-por-3 frequência divisor é a forma mais simples.(embora, ela vai custar mais poder desde 3 vezes maior freqüência é utilizado.)

 
Utilize uma divida por 3 e você obtém 1 / 3 CC, a partir de uma frequência três vezes mais elevado.Um único pacote FF é suficiente.
Dê uma olhada neste circuito.
Desculpe, mas você precisa de login para ver esta penhora

 
é difícil obtê-lo directamente, porque ficar perfeito demora não é uma coisa fácil, através de outra forma maio PLL ou DLL

 
que poderia ajudar a fazer tudo o diferencial e LMC.você terá uma menor jitter

 
Eu tenho alguns materiais para você
Desculpe, mas você precisa de login para ver esta penhora

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top