code> Escrever para diferentes taxas de bits em uma de aplicação

[vinod_g]

oi tudo,
Preciso de algumas sugestões valiosas em um desenho da arquitetura meu.
Eu tenho um projeto com clock de 20 Mhz que funciona em 10 Mbps e com clock de 10 Mhz ele trabalha com 5 Mbps.Estes relógios i irá gerar de PLL.Para i correspondente taxa de bits irá gerar relógio correspondente da PLL.Agora a minha pergunta é

1.Como fazê-lo, no sentido genérico, dependendo do bit de selecção (configuráveis de fora) eu preciso selecionar freqüência correspondente da minha PLL.

Eu preciso projetá-lo e de segmentação de ALTERA.

 

[lucbra]

Estudo folha de dados do FPGA você deseja alcançar.Se ele não suporte alterando configurações divisor durante a operação, você terá um problema.

 

[kavitha_bonthu]

Altera um tem Muxing buffers.
Se assim for u pode tentar usar tampões muxing global.