cair borda de relógio para a amostragem de dados pouco no centro

[scdoro]

Oi tudo,

Tenho um relógio capaz de gerar freq de 10khz para 16.7khz.I necessidade de tirar o relógio para sincronizar com os dados seriais bits.Após o início de um bit de dados RS232 moldura, cada bit de dados é amostrado no seu centro até a paragem bit é encontrado.

Qn1.Posso usar um loop Digital Fase bloqueio para alcançar isto?PLL chip que é adequado

Qn2.How faço para conectar-se os pinos no chip PLL tal que os dados são sincronizados eo relógio juntos?penhora para ver o calendário desejado diagrama

obrigado
Desculpe, mas você precisa de login para ver esta penhora

 

[news]

W jakich sytuacjach, korzystając z sieci, narażamy swoje dane i tożsamość na największe ryzyko? Poniżej sześć najczęstszych błędów popełnianych przez użytkowników internetu i sposobów, jak im przeciwdziałać.

Read more...

 

[Buriedcode]

Oi,

Tenho certeza que você está ciente da forma convencional de receber corretamente um byte pacote com início e fim.Da sobreamostragem (8x ou 16x), o datarate, e uma vez que a queda da ponta do início bit é detectado, o receptor aguarda 1 / 2 a pouco tempo (assim, se você oversample por 16x, você aguarde 8 relógios).Dessa forma, você está procurando no meio do começo bit.Você, então, simplesmente atrasar o relógio 16x, assim você "olhar" ou "amostra" no meio da primeira parte.

Já fiz esse método próprio muitas vezes na lógica, e sua bela porcaria fiável, desde que ambos os relógios no Tx e Rx estão dentro de 5% de cada um dos outros.
, or unknown
bitrate then maybe a PLL would be best.

De qualquer maneira, se você está planejando receber pacotes em uma variável,
ou então talvez um desconhecido
bitrato PLL seria melhor.Pessoalmente, tendem a evitá-las, porque não tenho muita experiência com eles, e eu geralmente podem fazer tudo em pura lógica (usando contadores, shift-registos, etc.).

Uma coisa, porém, olhando para o seu diagrama, eu suponho que você está tentando 'syncronise' o seu relógio com os dados recebidos instantaneamente.Por isso, quero dizer, sem "formação" o PLL.Na maioria dos casos, a primeira parte de um pacote que você enviar, quando se utiliza um PLL, no receptor, é um "preâmbulo".Normalmente para a sua 'rádio' ligações, mas também os comboios PLL para a próxima datarate, permitindo-lhe "lock-on" antes de qualquer real dados úteis chega.

Então, vendo como seu Natal

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Muito Feliz" border="0" />

Vou tentar e ser de alguma utilidade.

Q1.Você pode usar um DPLL of course!Mas, tudo depende do custo, o datarate do sistema (variável, fixo, alto, baixo
etc ..) e como complicatied que você deseja fazer.Usando um PLL exigirá que você envie um poucos "dummy" pacotes de formação como uma seqüência, como 10101010.

A 'adequado' chip?Como eu disse, eu realmente não sei sobre PLL's, mas eu usei uma vez, com grande sucesso:

http://www.fairchildsemi.com/ds/74/74VHC4046.pdf

E a sua lógica a 74 séries chip, mais baratas e mais fáceis para se apossar dos.Além disso, theres cheia de desenhos ou modelos de referência para este IC na web.Tem um built-in VCO, que está sintonizado por componentes externos até 12Mhz.

Q2.A ficha deve você começar em uma concepção básica.Mas, leia atentamente sobre o "lock-tempos', que vai dizer que você tem muitos' pacotes' você
terá que enviar, antes de poder começar a receber dados fiável (isto é: não é lixo).

Lá vai você,
gostaria de recomendar vivamente a "da sobreamostragem 'idéia, se a sua adequada.Você 'lock-on "para os dados instantaneamente, no início pouco, e você sempre pode usar esta configuração para a saída de um relógio, assim como no seu diagrama.Um microcontrolador, CPLD, FPGA, mesmo um PAL poderia fazê-lo.

Hope this helps, boa sorte.BuriedCode.

 

[scdoro]

oi buriedcode e todos os

obrigado pela informação.Acho que me mantém informado sobre a forma e começou a obter sobre o problema.

Qn1: Então, além de ter o PLL IC, Preciso ICs ou componentes adicionais. (Shift register / contadores)?Por apenas utilizando o PLL IC você recomendou, ele irá fazer o truque?

Qn2: Corrija-me se estou wrong.my RS232 dados baud taxa é fixada em 9600.so i necessidade de introduzir os dados no pino 1 do IC chip, e também o relógio em outro pino.
Na saída do IC, vou conseguir o resultado desejado, conforme especificado no i o esquemático (i upload)

 

[Buriedcode]

Oi novamente,

Eu esqueci de mencionar que o que você está tentando fazer é um clássico exemplo de uma UART (transmissor receptor universal assíncrono).Escreva-o em Google Se você não sabe o que é.

Não sei qual o nível de electrónica skilll você está em, e eu não quero te dizer coisas que você já conhece.Por favor, diga-nos o que este "IC" é que os dados estão em curso?Se tudo que você necessita é relógio recuperação, em seguida, há algumas UART fichas disponíveis, mas você só precisará do "receptor" parte.Pessoalmente, penso um PLL é um complicado caminho a percorrer.

Para este tipo de coisa (UART, RS232), existem muitas maneiras de corrigir a receber um sinal.Pura lógica, PLL, UART IC, ou de um microcontrolador.A maioria dos microcontroladores tem built-in UARTS que só precisa ser configurado para corrigir datarate, mais, porque eles são tão comuns, provavelmente, são uma das soluções mais baratas.Enquanto você tem habilidades básicas de programação (principalmente montagem).

Então, minhas perguntas são as seguintes:
Qual é o pedido?
Será esta ligado a um PC, de qualquer maneira?
Você está usando algum tipo de lógica computacional (microcontroladores, DSP, etc)
Ou você está usando pura lógica (portas lógicas, como CMOS, TTL, 74 séries, etc.)

Em resposta às suas perguntas.

q1)
Penso que um PLL podem fazê-lo sozinho.Mas como eu disse, isso deve primeiro ser treinados antes de cada pacote.Então, se você enviar 8 bytes consecutivos (uma após a outra), o primeiro 1/3 serão perdidos, e são utilizados apenas para conseguir o PLL de 'bloqueio'.IMO, a sua não o mais fácil, ou de forma mais barata de ir.

q2)
Citação:

Corrija-me se estou wrong.my RS232 dados baud taxa é fixada em 9600.so i necessidade de introduzir os dados no pino 1 do IC chip, e também o relógio em outro pino.

 

[scdoro]

oi buriedcode e todos,

Eu incluí um sumário completo penhora do meu projeto .. e que eu vim com a medida para a parte do software.

PS: Eu prefiro fazê-lo em pura lógica para o hardware, se possível, porque não estou muito familar com microcontrolador e PLL ..

hpe você pode orientar-me como eu faço ao longo dificuldades na implementação do hardware interface.

thanks alot

 

[scdoro]

Oi buriedCode,

Corrija-me se estou errado.

1.Se eu enviar a string 1CF01C para um carácter ASCII a partir de 1 PC, vou estar enviando a correta seqüência de bits de LSB MSB-lo para que o teclado controlador no PC 2. Vai tratar a string como um conjunto de scancode?

2.Se eu definir o baud para ser between10kbps-20kbps a partir do software para PC, então vou ser capaz de gerar dados RS232, a uma taxa semelhante à de um teclado típico relógio frequência.Se os dados são passados através de um MAX232 chip, que pode então ser transformado-o em um TTL / CMOS 0-5 v dados a ser utilizado como teclado dados.É o meu conceito medida correta?

3.Portanto, nesta fase,
a minha principal preocupação é a de sincronizar o PS / 2 para o relógio de dados para que eles possam ser transmitidos e interpretados corretamente pelo teclado controlador no 2 º PC?Thanks a lot

PS: obrigado por seguir o meu messages.I estou bastante perdida, de facto, com o design de hardware

Atenciosamente

 

[scdoro]

Oi buriedcode,

Obrigado por ajudar-me.Estou bastante fraco em hardware design especialmente quando diz respeito FFS.

Qn1: o que é temporizador transbordar sobre?

Frase: Uma vez que o excesso de fluxos de temporizador, o "oscilador" acima mencionado, é reposto,
e, ao mesmo tempo, ligado ao relógio na linha PS / 2.

Qn2: É o temporizador para contrariar uma amostragem amostra cada bit de dados no seu centro?Temos de definir o temporizador no ˝ do pouco tempo?Estou bastante confused.I pensamento é preciso que o oscilador oversample para cerca de 2 vezes a freqüência dos dados RS232 

Citação: O temporizador começa logo que haja uma mudança na linha estadual, como 1 -> 0,
o início do início pouco.Este temporizador está definido para 1 / 2 do pouco tempo.

PS: com o esquema e estão chegando com, tenho a certeza a maioria das minhas dúvidas serão apurados

Obrigado

 

[scdoro]

Oi buriedCode,

Eu sei que shdnt ser spoonfeed e, como tal, vim com meus próprios undestanding do que você me disse até agora.

Preciso de um oscilator que é executado em 2.4576Mhz.This irá percorrer um circuito divisor (/ 128) para dar uma freqüência duas vezes mais do que a freq dos dados.

Terei um binário contador / temporizador que inicia o mais rapidamente 1 -> 0 transição (início de iniciar bits). Defina o temporizador para 1 / 2 pouco tempo (ou seja: 52.1us) a primeira amostra no meio do começo bit . Isto requer um 64-bit up-counter e um CLK freq de 1Mhz.

Quando o temporizador overflows, oscilador relógio é redefinido e, ao mesmo tempo ligado à RCL em linha PS/2.Now estamos olhando para o meio do início bit.Then iremos definir temporizador para atrasar um pouco todo período subsequente de 10 bits?

Em seguida, usamos um-contra-se a controlar a quantos bits foram enviados.
Quando terminar de ler o 11 bits, redefinir timer.The temporizador será retomada quando o próximo início pouco do próximo quadro chega.

PS: Eu sou capaz de compreender alguns dos pontos mencionados u, Buti ter um problema com a tentar traduzir essas idéias em puro logic.It será mais claro se eu poderia pegar anaylse e um esquema de you.I vai certamente ser capaz de visualizar melhor nesse caso.

Cuide-se.