Cadence Virtuso: Como modelo limitador de corrente

[mvj]

Todas oi, Posso saber se existe uma maneira de modelar um limitador de corrente na cadência. Eu preciso desing um amplificador com uma corrente de 100uA na segunda fase. Eu quero este modelo para ver como é a resposta transitória ao dirigir a carga capacitiva. Muito obrigado antecipadamente! M.

 

[leo_o2]

Por que não usar diretamente espelho atual OTA com 100uA saída?

 

[erikl]

Por que não? Usar diretamente espelho atual OTA com saída 100uA

Talvez porque mvj quer ver a resposta transiente de seu próprio amplificador ?

 

[mikersia]

no caso de usar Cadence / Spectre simulador de um "Voltage Controlled Voltage Source" instância (ie "VCCs") pode ser usado simplesmente com o minumum definidas e limites máximos de saída de corrente. em caso de comportamento descrição do módulo (por exemplo, VerilogA) uma construção "se ... else if ..." deve ajudar: ... if (Iout> Ilim) começam Iout = Ilim; end else if (Iout <-Ilim) começam Iout =-Ilim; final ...