T
tia_design
Guest
Vocês,
Eu estou projetando um baixo nível de ruído CMOS Op Amp, agora eu posso reduzir o ruído térmico (entrada referidos), até 1.5nV/rhHz, este é o resultado da simulação esquemática.Eu não sei o quanto de ruído adicional será adicionado depois de layout.Alguém faz a pesquisa simular que possamos discuti-lo?
Eu estou projetando um baixo nível de ruído CMOS Op Amp, agora eu posso reduzir o ruído térmico (entrada referidos), até 1.5nV/rhHz, este é o resultado da simulação esquemática.Eu não sei o quanto de ruído adicional será adicionado depois de layout.Alguém faz a pesquisa simular que possamos discuti-lo?