assign localização dos pinos certo código em VHDL

[Tetra]

Posso usar BVS certian atributo para dirigir o sintetizador para atribuir determinadas entrada ou saída pino para localização dos pinos certos sobre o alvo FPGA?

 

[Bartart]

Oi!

Você tem que usar arquivo UCF atribuir localização dos pinos para seu projeto.

Exemplo:

ADC "NET <0>" LOC = "T11";
ADC "NET <1>" LOC = "M11";
ADC "NET <2>" LOC = "P10";

Você também pode usar esse arquivo para criar spec timing.especificação e localização.

Boa sorte, Bart

 

[tlp71@hotmail.com]

Se você usar Xilinx você pode usar essa sintaxe de declaração de entidade

attribute loc: string; (uma vez)
attribute loc de <signal>: sinal é "<Pin>";

Tchau.
G.

 

[Tetra]

Caro tpl71
Obrigado pelo vosso apoio.Eu tentei a solução que você especificar e que bem feito com o sinal de linha única.Eu tentei tratar um ônibus com a mesma idéia ao escrever

atributo local da Address_Bus_H (0): é sinal de "112";

mas eu recebo uma mensagem de erro
"C: / ~ / adapter.vhd", line 65: erro de sintaxe próximo '('.

Você enfrentar esse problema?

 

[phoenixfeng]

Você também pode usar o editor de restrição ou ritmo no ISE

 

[phoenixfeng]

mas se o ISE é 4.2version

é melhor usar um editor de texto ao escritor UCF

 

[vomitar]

Eu tentei tratar um ônibus com a mesma idéia ao escrever

atributo local da Address_Bus_H (0): é sinal de "112";

mas eu recebo uma mensagem de erro
"C: / ~ / adapter.vhd", line 65: erro de sintaxe próximo '('.

Você enfrentar esse problema? [/ quote]

Para um ônibus, você pode tentar uma lista de pinos em vez de um pino em menos tempo

Veja http://toolbox.xilinx.com/docsan/xilinx4/data/docs/cgd/l2.html para a sintaxe

e abaixo (esqueça o XC_ em XC_LOC, que é velho)

iob_loc_ex entidade é
port (CLK: in STD_LOGIC;
A, B: STD_LOGIC_VECTOR (3 downto 0);
O: out std_logic_vector (3 downto 0));

atributo xc_loc: string;
atributo xc_loc do RCL: sinal é o "P13";
atributo xc_loc de A: sinal é "P19, P20, P23, P24";
atributo xc_loc de B: sinal é "P28 P25, P26, P27,";
atributo xc_loc de O: O sinal é "P48, P49, P50, P51";
iob_loc_ex final;
http://www.xilinx.com/xlnx/xil_ans_display.jsp?BV_SessionID =@@@0319383016,1080855804@@@& BV_EngineID = ccchadcldkjjehhcflgcefldfgldgji.0 & getPagePath = 2379 & iLanguageID = 1

 

[ydao]

A idéia é viável.Mas é um tipo de estilo de codificação pobres, de qualquer maneira.Esta obter a un códigos reutilizáveis.