P
Puppet1
Guest
Quaisquer pensamentos sobre este assunto?
----
Analog peritos olho A lei
de Moore
SAN DIEGO Um painel de peritos processo analógico e olhou para os desafios impostos pela Lei
de Moore, e concluiu que algo tem de dar.
Charlie Sodini do Massachusetts Institute of Technology abriu o painel Design Automation Conferência aqui por esboçar um panorama desolador.Advogando para separar e tratamento desigual, Sodini disse: "A integração nem sempre é a resposta. Não podemos continuar a usar o silício como uma embalagem tecnologia."
Sodini acrescentou que a menor oferta tensões mandatado pela multa processo geometrias colocar pressão sobre sinal-ruído.Circuito designers responderam aumentando o poder de circuitos, desfazendo assim as vantagens do scaling.Além disso, ele disse, o portão de engenharia de materiais dieléctricos é criar mais sites armadilha, dirigindo-se ambos os 1 / f e ruído branco.
Além disso, afirmou que fuga foi limitando resolução, especialmente o dos circuitos a tempo discreto, que são baseadas no pressuposto de que é possível armazenar cargo eficiente."Executando o circuito mais rápido ajuda, mas mais uma vez que aumenta poder", disse ele."Estamos assistindo de 20 anos de charge-circuito armazenamento design tecnologia vazamento de distância."
IBM's Tony Bonaccio não contestou os problemas.Em "projetar chips de armazenamento em massa e, em seguida, talvez 30 milhões de venda de um lado, temos de encarar o fato de que no mercado,
a integração sempre ganha", disse Bonaccio."Mas nós não podemos acompanhar A lei
de Moore por escamação nossos projetos não escala. Temos de manter-se pela inovação".
Bonaccio disse que significa movendo agressivamente funções de analógico para digital."Isso
é o que teremos que fazer no futuro", concluiu Bonaccio."Minimizar o número de componentes analógicos, e utilizar o material digital relativamente livre para corrigi-lo até autocalibration, analógico built-in auto-teste".
Ernesto Perea do ST Microelectronics laboratórios de investigação, disse que ele é pessimista quanto ao futuro, acrescentando que os componentes passivos que definir o tamanho mínimo de um bloco analógico não escala.Daí integrados analógicos necessariamente se torna mais caro que geometrias declínio."No longo prazo, torna-se impossível", disse Perea.
Bob Pitts, Texas Instruments «90-nm plataforma gerente, aderiram Bonaccio no campo positivo."Em TI, circuitos analógicos e RF estão encolhendo na área juntamente com direito digital", disse Pitts."Isso não é scaling. It's arquitectónico inovação, feito a partir do sistema de baixo nível".
Pitts descrita pelo sistema de particionamento decisões designers, novos circuitos e processos adicionais pela fundição engenheiros trabalhando juntos para atingir objectivos como o chamado single-chip celulares.Ele disse TI's arsenal arquitetônico foi expandida para o trabalho em torno deles.
TI'has deslocado para controlar e calibrar circuitos analógicos com um processador ARM dedicado, disse ele.A abordagem foi recentemente actualizado para um proprietário de 64 bits RISC núcleo que activamente ajusta a linearidade dos circuitos RF.TI desenvolveu também on-chip, low-drop-out (LDO) reguladores de voltagem precisão oferta, e se desloca para uma LDO-per-bloco arquitectura de RF crítica e de sinal misto funções.
Em face do processo, disse Pitts muitos dispositivos exigidos pela analógico designers poderiam ser feitas sem máscaras adicionais."Praticamente livre é uma necessidade em nossos volumes", disse ele.
Adicionado Stanford University professor Theresa Meng: "Estamos usando lógica circuitos para calibrar e corrigir circuitos analógicos. Mas com circuitos digitais serem tão pequenos e utilizando um vigésimo do poder, amanhã seremos nós pedimos apenas quantos analógico transistores que precisamos para manter em tudo. "
"Temos a concepção tradicional desafio", Meng acrescentou."Nós podemos fazer auto-calibrar circuitos que continuamente corrigir distorções. Este assume novas topologias e novas digitais algoritmos estatísticos para o processamento de sinais. Mas é o futuro do analógico".
----
Analog peritos olho A lei
de Moore
SAN DIEGO Um painel de peritos processo analógico e olhou para os desafios impostos pela Lei
de Moore, e concluiu que algo tem de dar.
Charlie Sodini do Massachusetts Institute of Technology abriu o painel Design Automation Conferência aqui por esboçar um panorama desolador.Advogando para separar e tratamento desigual, Sodini disse: "A integração nem sempre é a resposta. Não podemos continuar a usar o silício como uma embalagem tecnologia."
Sodini acrescentou que a menor oferta tensões mandatado pela multa processo geometrias colocar pressão sobre sinal-ruído.Circuito designers responderam aumentando o poder de circuitos, desfazendo assim as vantagens do scaling.Além disso, ele disse, o portão de engenharia de materiais dieléctricos é criar mais sites armadilha, dirigindo-se ambos os 1 / f e ruído branco.
Além disso, afirmou que fuga foi limitando resolução, especialmente o dos circuitos a tempo discreto, que são baseadas no pressuposto de que é possível armazenar cargo eficiente."Executando o circuito mais rápido ajuda, mas mais uma vez que aumenta poder", disse ele."Estamos assistindo de 20 anos de charge-circuito armazenamento design tecnologia vazamento de distância."
IBM's Tony Bonaccio não contestou os problemas.Em "projetar chips de armazenamento em massa e, em seguida, talvez 30 milhões de venda de um lado, temos de encarar o fato de que no mercado,
a integração sempre ganha", disse Bonaccio."Mas nós não podemos acompanhar A lei
de Moore por escamação nossos projetos não escala. Temos de manter-se pela inovação".
Bonaccio disse que significa movendo agressivamente funções de analógico para digital."Isso
é o que teremos que fazer no futuro", concluiu Bonaccio."Minimizar o número de componentes analógicos, e utilizar o material digital relativamente livre para corrigi-lo até autocalibration, analógico built-in auto-teste".
Ernesto Perea do ST Microelectronics laboratórios de investigação, disse que ele é pessimista quanto ao futuro, acrescentando que os componentes passivos que definir o tamanho mínimo de um bloco analógico não escala.Daí integrados analógicos necessariamente se torna mais caro que geometrias declínio."No longo prazo, torna-se impossível", disse Perea.
Bob Pitts, Texas Instruments «90-nm plataforma gerente, aderiram Bonaccio no campo positivo."Em TI, circuitos analógicos e RF estão encolhendo na área juntamente com direito digital", disse Pitts."Isso não é scaling. It's arquitectónico inovação, feito a partir do sistema de baixo nível".
Pitts descrita pelo sistema de particionamento decisões designers, novos circuitos e processos adicionais pela fundição engenheiros trabalhando juntos para atingir objectivos como o chamado single-chip celulares.Ele disse TI's arsenal arquitetônico foi expandida para o trabalho em torno deles.
TI'has deslocado para controlar e calibrar circuitos analógicos com um processador ARM dedicado, disse ele.A abordagem foi recentemente actualizado para um proprietário de 64 bits RISC núcleo que activamente ajusta a linearidade dos circuitos RF.TI desenvolveu também on-chip, low-drop-out (LDO) reguladores de voltagem precisão oferta, e se desloca para uma LDO-per-bloco arquitectura de RF crítica e de sinal misto funções.
Em face do processo, disse Pitts muitos dispositivos exigidos pela analógico designers poderiam ser feitas sem máscaras adicionais."Praticamente livre é uma necessidade em nossos volumes", disse ele.
Adicionado Stanford University professor Theresa Meng: "Estamos usando lógica circuitos para calibrar e corrigir circuitos analógicos. Mas com circuitos digitais serem tão pequenos e utilizando um vigésimo do poder, amanhã seremos nós pedimos apenas quantos analógico transistores que precisamos para manter em tudo. "
"Temos a concepção tradicional desafio", Meng acrescentou."Nós podemos fazer auto-calibrar circuitos que continuamente corrigir distorções. Este assume novas topologias e novas digitais algoritmos estatísticos para o processamento de sinais. Mas é o futuro do analógico".