Análise de tempo de projetos de layout Mensagem ...

[giggs11]

Hii, análise de timing estática é realizada para fiscalizar os atrasos dos caminhos. Notei também nos fluxos de design várias que a análise de tempo pós-layout também é feito como parte do processo de verificação. Eu tenho feito STA usando Primetime mas como é uma pós executar análise de timing layout usando Primetime ou é mesmo possível, em primeiro lugar ..? Graças.

 

[wadaye]

Oi giggs11: Você deve fazer STA antes e depois de layout. Usamos PT para o portão de nível apresentam-layout STA, você pode sign-off-lo. Se você quer fazer no nível de circuito STA, PATHMILL será a ferramenta. Você pode fazer portão de nível apresentam-layout STA com Portão nível de netlist, SDF e RC de caras lauout lhe oferecer. Lembre-se, depois de layout, o CT é real, assim que você deve modificar-lhe constrange relógio.

 

[linuxluo]

oi, se o seu deisgn está sob 0.25um, por isso é melhor usar primetime-si para signoff ou utilizar ferramentas como a cadência celtic / cte / voltagestorm / signalstrom. eles também são ferramentas signoff.