H
hacksgen
Guest
Oi gente, eu tenho um problema quando simulando módulos Verilog utilizando ams simulador. O arquivo tem um verilog AD_Digital módulo superior que inclui outros dois módulos Verilog usando a diretiva include. Ao tentar simular os esquemas usando ams, ncelab dá erros dizendo ncelab: * CUCFUN: exemplo 'dd' de 'Sync' unidade não está resolvido em 'PADC_Mods.AD_Digital.functional'. Aqui dd é o nome da instância da sincronização de módulos que está sendo instanciado dentro do AD_Digital nível superior moduel. Eu não posso fazê-lo funcionar. Com spectreverilog simulador eu já usei vários módulos em um único arquivo durante a simulação e funcionou muito bem. Qualquer sugestão será útil. Obrigado.