Ajude-me com o meu código Verilog que concatenar bits de dados

[Bartart]

hola! este é o meu código, como você pode ver o meu trabalho é concate os bits de dados parciais XXX1XXXX onde x é a partir de dados cntDataIn MCirqMask [07:05]

 

[dinnu]

Olá você pode simplesmente escrever como MCirqMask

 

[Big Boy]

A maneira mais fácil seria, nesse caso: MCirqMask

 

[eda_wiz]

[Quote = Big Boy] A maneira mais fácil seria, nesse caso: MCirqMask

 

[Big Boy]

Se isso é traduzido como uma LUT ou discretas ou, de fato! Mas muitos dos sintetizadores de hoje serão capazes de traduzir ou portões, com entradas constante, a lógica simples (x 0 ou vai virar simplesmente x, e x ou 1 vai virar para Vcc um único interno). Então, essa poderia ser uma maneira simples para testar o seu sintetizador Olhando para o código gerado RTL.

 

[cawan]

Este não é um grande problema. Eu concordo com o ponto de dinnu: MCirqMask