ajudar por favor no Rc5 Algoritmo

[sara_123]

Oi tudo,

Estou desenvolvendo um papel IEEE de rc5 Algoritmo em Verilog.Estou preso na unidade de expansão de chaves.qualquer organismo pode me ajudar com alguns documentos ou no desenvolvimento de código-chave na unidade de expansão rc5 algoritmo em Verilog.pleaseee helpp .....

Agradeço antecipadamente ..

sara ..

 

[swapnil_vlsi]

RC5 tem um comprimento variável chave secreta de criptografia especicado por parâmetros B e K:
b O número de bytes na chave secreta K. valores admissíveis de b são 0, 1,
..., 255.
K O B-chave byte segredo: K [0], K [1], ..., K [b 1]

RC5 -
r = w = b.Por exemplo, RC5-32/16/10has palavras de 32 bits, 16 rodadas,
um 10-byte (80-bit) variável chave secreta, e uma mesa expandida chave de 2 (16 1) = 34
palavras.O algoritmo de expansão da chave S-inicializa a partir do usuário é determinado parâmetro chave secreta K.Denicao das constantes Magic O algoritmo de expansão chave usa dois
palavra de tamanho P e Q constantes binário.
Eles são dened para w arbitrário como
seguinte: P = Odd ((e 2) 2 (1)
Q = Odd ((1) 2 (2)
onde
E = 2:718281828459::: (base dos logaritmos naturais)
= 1:618033988749::: (proporção áurea)

 

[sara_123]

ya eu tenho os detalhes sobre os blocos no algoritmo RC5, tenho uma dúvida na chave de mistura na unidade de expansão da chave ..
o código é pseudo

i = j = 0;
A = B = 0;
do 3 * max (T, C) vezes;
A = (s A B) <<<3;
B = (l [j] A B )<<<( A B);
i = (i 1) t (mod);
j = (j 1) mod (c);

aqui quando encontrar B têm a esquerda gire-a A B B times.A está chegando a um valor enorme e está acontecendo em um loop ... qualquer organismo pode ajudar como criar este pseudo código acima em Verilog ... ... pleaseeee .... me ajudar ..

 

[swapnil_vlsi]

para como pouco mais que R fazer este algoritmo .??...
para rodar com qualquer número de bits para esquerda ou direita pelo montante de pelo menos U bits significativos pode mudar .....

 

[sara_123]

Oi,

A e B são 32 bits.Eu quero rodar (l [j] A B) valor (A B) times.since A e B são de 32 bits.sua vinda para um valor grande.e isso está acontecendo em qualquer um loop.can fornecer qualquer código de exemplo relacionadas a este ..

Thanks in advance

 

[swapnil_vlsi]

Oi ........

aqui A e B são 32 bits.to girar (l [j] A B) valor (A B) vezes ...
utilizar o resultado da adição (A B). nesta u disso tem que usar seus bits menos significativos
isto é, a sua 5 bits. com este u cinco bit pode girar

experimentá-lo ...
Best Luck

 

[sara_123]

oi,

Então quer dizer após a adição de A e B, tem que ter 5 bits menos significativos do resultado e pode girar (l [j] A B) que os tempos de 5 bits ...
e mais uma dúvida de como dar um texto como entrada em Verilog.plzzz ajuda ....

Thank you in advance

 

[swapnil_vlsi]

Sim uso 5 bit menos significativo do resultado adjunção