ajudar cadeia

[risccpu]

Oi,
Quando eu faço DFT, eu só atribuir test_scan_in porta e porta test_scan_out baseados na varredura de portas dada por frontend.Poderia dizer-me qual o impacto com as seleções de scan_in e pares scan_out ou as ordens de scan_in e pares scan_out?Ou eu preciso fazer outros trabalhos como o que liga as cadeias, em vez de a automação de ferramentas?
Outra pergunta, por que a diminuição da cobertura de teste por 7% quando eu reduzi a scan_in pares de porta e porta scan_out 30-20?O comprimento das cadeias têm aumentado, mas a cobertura de teste diminuiu muito.Eu quero saber por que isso aconteceu.

Atenciosamente,
risccpu

 

[Garbielhijo]

Você pode atribuir uma porta IO em uma função compartilhada (Scan_in e data_in ou Scan_out e data_out) apenas indicando o ponto inicial e final de uma cadeia.Se você não fizer isso o compilador DFT irá criar os pinos específicos para Scan_in e Scan_out.Também se você tiver uma restrição de comprimento máximo sua cadeia será cortada e um outro par de pinos será adicionado.

Segundo.Se você tem um relógio de domínios diferentes (isto é, clk e / clk) ou uma utilização indevida do reset / preset dos flops e você misturar as cadeias de scan que você vai perder a cobertura, porque entre os domínios, você terá uma perda de dados.Tente evitar misturar os domínios.

 

[jackson_peng]

O segundo problema pode ser resolvido em grandes o número padrão FTPG na geração Tetramax.