X
xdlongzi
Guest
Na minha concepção (DS / BPSK), depois de converter digital para baixo (multiplicado pelo seno e seno, então eu e Q podem ser obtidos), PN adquirir e FLL (frequência bloqueado loop, θ 
= atan (I / Q ), θ (n 1)-θ = Δω * T,
de forma Δω obtidos), a freqüência compensadas residuais era de cerca de 70Hz, para eliminar esta situação, uma DPLL seja aprovada.
Alguém pode me dizer como fazer o desenho desta DPLL?
obrigado!
= atan (I / Q ), θ (n 1)-θ = Δω * T,de forma Δω obtidos), a freqüência compensadas residuais era de cerca de 70Hz, para eliminar esta situação, uma DPLL seja aprovada.
Alguém pode me dizer como fazer o desenho desta DPLL?
obrigado!