D
dudleyzty
Guest
Tento combinar dois grupo de projeto VHDL para um projeto, cada projeto individual pode ser OK compliled e simulados, mas o projeto combinado não pode ser simulado corretamente, ele pode ser compilado em OK. O projeto de dois não têm nenhum sinal comum, todos eles são independentes. PLS help me!