Ajuda necessária para o projeto de BGR

[cheenu_2002]

Oi,
Estou tentando um projeto BGR (Pls consulte o arquivo em anexo).Inicialmente, eu apenas estou forçando uma tensão constante para ambos os BJT, que normalmente é feito através de uma OP.Eu não sei se não é o caminho correto, mas eu gostava que bcoz Eu não tenho um projeto opamp muito bom comigo a partir de agora (eu estou fazendo isso como parte do trabalho de estudo para o meu projecto).Eu não sei como verificar se o BJTs estão funcionando corretamente.O curent em BJT2 <39:0> é sempre na faixa de 150a A, que é muito, muito menos.Alguém poderia ajudar o que está errado com o meu aprendizado.

 

[nschutten]

Eu não tenho projetado um BGR mim mesmo, mas olhando para o seu diagrama de circuito, ele não me parece estranho, geralmente os tamanhos dispositivo PFET são muito diferentes (por exemplo, W / L = 20 / 2 ou menos).E são R0 e R1 concebida como um circuito de inicialização?Geralmente um arranque está ligado às portas do PFETs.E eu não acho que a ligação entre R3 e R4 deveria estar lá.Não tenho certeza, mas acho que você pode querer olhar em um livro como "ASIC Design na caixa de areia de silício", por Keith Barr (eu recomendo este livro a qualquer pessoa a partir de qualquer maneira).

 

[tzg6sa]

Não curto os nós acima da PNPS, use um amplificador ideal vez.Não ser mais um na sua biblioteca padrão.
E remover o divisor de resistência da esquerda.Por que você colocou lá?
A start-up não é uma preocupação desde uma fonte de corrente ideal é utilizado para a polarização.

 

[cheenu2002]

Eu tentei a topologia BGR base, mas não sou capaz de forçar o mesmo valor para ambas as entradas do OP.Não estou certo se o método de feedback que eu estou usando está correto.
Qualquer um pode verificar o meu esquema e me dizer onde eu estou fazendo erro ...
Como é a saída normalmente opamp fedback ..Eu coudnt receber qualquer documento que dá a esse esquema.Quase todos eles dão somente um diagrama do bloco onde a saída AMP está diretamente ligado à resistores R1, R2, mas eu não sei como é feito na prática.
Desculpe, mas você precisa de login para ver esta penhora

 

[dick_freebird]

Eu não acho que o estágio de saída é certa, ela precisa ser uma réplica
de uma ou outra referência a pilhas (escolher o lado esquerdo,
bjt1 sua resistência).Eu esperaria apenas cerca de 0,5 V de saída
como puxadas.

Se você suspeita de ligação amplificador operacional, experimente trocar as entradas.

Tentar quebrar o circuito na saída do amplificador operacional, execute o actual
rack espelho com uma fonte de tensão, varrê-lo e prestar atenção
a saída do amp op.Se ele não se parece com um comparador grande
e você não vê mais ou menos 1/2V na qp5.D e qp5.D no ponto
onde as opções de saída, você pode procurar outro lugar para o
culpa topologia.Se ele muda a maneira errada (em fase
com a tensão da fonte), então você só tem um problema de polaridade.

Eu iria muito maior sobre o FET de dimensionamento, a fim de trabalhar
melhor no pé direito baixo.E não vejo a inicialização explícita
circuito, por isso talvez seja necessário executar uma análise transiente, em vez
do DC para que você possa começar a aplicar algumas "chute".ou adicionar um DC-funcional
inicialização.