ajuda necessária código VHDL

V

Vinodkumar

Guest
oi frns.iam implementar um algoritmo para FPGA.to fazer isso eu preciso converter número real como (0,982) etc para bit_vector ou std_logic_vector.plz me ajudar como escrever código para this.or se alguém já teve este plz fornecer.
tchau

 
veja este link
hope it helps u
http://www.eda.org/fphdl/

 
Você pode ir através de ponto flutuante arithmatic.Isso vai ajudá-lo.Busca por norma IEEE 754.Esta é a norma IEEE de ponto flutuante arithmatic.Eu tenho implementado processador de ponto flutuante usando o mesmo padrão.

 
fnd.thanks oi para fornecer link.i tht ter baixado o thr.iam frm pacotes capaz de obter simulation.but adequada ao fazer a síntese iam ficando problemas de divisão.

o erro que iam ficando iam colando aqui.

linha 2549: Operator <inválido OPERATOR> deve ter operandos constantes ou primeiro operando deve ser potência de 2

Eu nunca esperei que tais erros chegaremos whwn podemos sintetizar r.

plz resolver isso também.
tchau

 
Can you please post a parte do seu código.Ele nos ajudará a identificar o problema.Pode ser o erro é devido ao uso de laço "for" com um índice variável.

 
HI
thanks for i responses.now têm poucos eu mais problembs necessidade de encontrar squareroot. Decidi usar CORDIC para i this.but necessário converter o real para std_logic que está na IEEE 754 para i this.so veio a minha mesma velha PB . contrário de alguma outra forma para encontrar sqrt do número real que é synthesizable.

thanks in advance

 
Oi friends.iam usando o formato de ponto fixo da biblioteca ieee_proposed por os mail.i anterior ter terminado a metade do meu project.I quer a necessidade de realizar a root.i praça decidiram utilizar cordic mas exige formato diferente, plz sugerir maneiras de fazê-lo.

thanks in advance.
tchau.
Vinod.

 
oi nardo520:
antes de usar o pacote plz ver que não é síntese, é apenas simultable.problem está lá com synthsis operador de divisão.

tchau

 
Acho que os valores de ponto flutuante não são synthesizable ainda simulatable.How é implementado em um FPGA.
Por favor, deixe-me saber que há qualquer método pelo qual eu possa sintetizar os valores de ponto flutuante ..

felicidades

 
No caso, queremos implementar os valores logarítmicos e utilizar os valores de ponto flutuante em VHDL e implementar o kit, então, como a utilização de ponto flutuante values.Is Existe algum método?

 
oi nandhika,
Obrigado pela resposta.
Eu usei anterior fixa PT.então eu tht irá receber HW.i menor tem pb.para a síntese de quando iam fazer a divisão, i hope u não tente this.if você e não tive problema sny, i will mail que o erro que eu tenho.
plz respondem por este

tchau.

 
oi Vinod

na verdade, estamos utilizando representação de ponto fixo em nossos projetos .......

ok deixe-me saber se u tem qualquer problema eu vou tentar o meu melhor para ajudar u

 
Nandhika Hi
o erro que eu tenho quando iam fazer a síntese é o operando deve ser múltiplo de ISE Xilinx 2.otherwise não pode fazer a síntese.

tchau.

 
Qual é o software de síntese que vocês estão usando?A maioria dos sintetizadores não suportam a divisão inteira cheia ou de ponto flutuante em HDL, porque essas coisas são muito grandes e lentos em FPGAs de hoje.No entanto, essas coisas podem ser incluídos em suas ferramentas de desenvolvimento de módulos de biblioteca otimizados ou cores.Mesmo para logaritmo e raiz quadrada.Verifique a documentação.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top