AJUDA: Não é possível baixar arquivo * pof ao meu chip.! (CPLD Altera)

M

mountain

Guest
CPLD: Altera Software EPM3128ATC100-10: MAX + plusII Língua 10.2: VHDL Licença: OS completa: Windows 98/2000 Tipo de download: Altera byteblaster MV chip de Download: 74HC244 No meu projeto, eu quero fazer o download do arquivo * pof ao meu CPLD.. Mas uma mensagem de aviso sempre salta: "dispositivo não reconhecido ou soquete está vazia". Fui verificar o meu conselho, mas não há nada de errado. : (No meu conselho, eu usei dois tipos de alimentação: 3,3 V para o núcleo, e 5V para IO porta e não há relógio para conduzir o CPLD (CPLD Este é concebido como um substituto para um buffer programável de I / O expansor, para que haja há relógio no mesmo). Acho que deve ser somrthing errado que eu não encontrei, então por favor me ajude o que pode fazer essa possibilidade de erro? Obrigado!
 
Tente sobre o comprimento do cabo shoter entre CPLD e 74HC244.
 
Você tem os drivers instalados e funcionando para o seu byteblaster? tente conectar-se à porta jtag do chip de você e pressionar o botão de hardware autodected deve então encontrar o seu chip. Certifique-se que você marcou a caixa que diz que programa / configure besdie a entrada do arquivo. Pof na janela programador. Certifique-se de que seu projeto é compilado para o chip exato que você está usando. ele deve mostrar o mesmo chip quando você carregar o arquivo para o programador e quando você usar o botão de detecção automática no programador.
 
[Quote = mc_navman] Você tem os drivers instalados e funcionando para o seu byteblaster? tente conectar-se à porta jtag do chip de você e pressionar o botão de hardware autodected deve então encontrar o seu chip. Certifique-se que você marcou a caixa que diz que programa / configure besdie a entrada do arquivo. Pof na janela programador. Certifique-se de que seu projeto é compilado para o chip exato que você está usando. ele deve mostrar o mesmo chip quando você carregar o arquivo para o programador e quando você usar o botão de detecção automática no programador. [/Quote] Obrigado! Eu insalled o motorista e confirmada. Pela maneira que eu tenho o meu cabo curto (o comprimento entre 74HC244 e CPLD é de 0,15 m, a uma entre 74HC244 e PC é 0,8 m, feita por mim mesmo:.? () O que o significado de "jtag" Eu não encontrar o caixa de seleção como você disse. qual? ​​'programa' Botão No.1? botão 'Configurar' No.5 Obrigado mais uma vez!
 
Jtag é um padrão para falar diretamente com um chip ou cadeia de dispositivos. Se você tem sinais como TDI, TDO, TMS, TCK, ... em seguida, esta é JTAG. Se assim for, verifique se você não corre o cabo TDO próximo ao cabo TCK. Isso não é auto-evidente no início, mas olhar para esta página e você vai entender ... http://www.ricreations.com/AppNote003.html Big Boy
 
Altera (E outro chip muitos fabricantes) fornecer os pinos em suas fichas de uma porta JTAG que pode ser utilizada para testar e programação do chip. Quartus pode usar a porta JTAG para programar o chip, muito útil para testar designs. O blaster byte normalmente seria ligado à porta JTAG em sua placa, eu acho que você pode precisar de um arquivo. Sof para programar o seu chip. o arquivo POF é usado para programar um chip de configuração de série, se você estiver indo para programar o seu chip via JTAG, então você precisa de um arquivo. sof. Você precisa de um byteblaster II cabo para programar um chip de configuração de série (eu não acho que você pode usar seu MV) Eu não sou famila com os detalhes da peça que você está usando Altera para que eu possa estar enganado.
 
[Quote = mc_navman] @ ltera (E outro chip muitos fabricantes) fornecer os pinos em suas fichas para uma porta JTAG que pode ser usado para testar e programação do chip. qu @ RTUs pode usar a porta JTAG para programar o seu chip, muito útil para testar designs. O blaster byte normalmente seria ligado à porta JTAG em sua placa, eu acho que você pode precisar de um arquivo. Sof para programar o seu chip. o arquivo POF é usado para programar um chip de configuração de série, se você estiver indo para programar o seu chip via JTAG, então você precisa de um arquivo. sof. Você precisa de um byteblaster II cabo para programar um chip de configuração de série (eu não acho que você pode usar seu MV) Eu não sou famila com os detalhes da parte ltera @ que você está usando para que eu possa estar enganado. [/Quote] Obrigado! Sinto muito, eu não entendo a relação entre a POF eo arquivo SOF. Eu não tenho nenhuma licença de quartus para compilar VHDL e baixar o POF (ou SOF) do arquivo para chip. Então, por favor me diga claramente em Inglês simples, OK? Obrigado! Para Big Boy, obrigado! Eu tenho TDO separado e TCK, mas nenhum efeito para ser mostrado acima. : (
 
Quando você compila um projeto no Quartus pode gerar vários arquivos para a programação. Sof e. Pof estão disponíveis. Se você não gerá-los na compilação você ainda pode usar o utilitário de arquivo convertido programa construído em quartus. Apenas um tipo de arquivo é adequado para a programação de um chip através da porta JTAG. Você deve ser capaz de gereate qualquer arquivo que você precisa. Você pode detectar o chip através do cabo JTAG? Além disso, se você não tem uma licença para quartus você pode obter uma licença de web livre de @ ltera. Você pode contatar o @ ltera fae para obter mais ajuda. O veio e me mostrou como compilar e programa quando eu estava começando.
 
A função de download de série será bloqueada uma vez que qualquer desses pinos JTAG CONFIGED como IO. A única forma de restaurar a função JTAG é earse o chip inteiro usando programador paralelo. Atenciosamente,
 
Tenho verificado que um arquivo *. Sof é feita pelo mais Max II também. Mas quando eu aperto o botão de download, o arquivo *. Arquivo POF é automaticly carregado para a janela de download. By the way, eu não defini os pinos JTAG como IO, deixe-os em branco.
 
HI .. Eu também enfrentou o mesmo problema no meu projeto .... mas depois de um tempo eu achei muito estranho .... slution que é ligeiro aumento VCCIO (3,3 ou 5) em pinos JTAG .... em vez de 3,3 tentar aumentar a tensão máxima ur até 3,5 ... e ver a condição de LED com byteblaster ..... verificar primeiro se a indicação de LED com byteblaster está mostrando condição de pronto ou não?? ok prováveis ​​soluções são (1) verificar a tensão de alimentação adequadamente em cada pino do JTAG .... (2) u ter ligado pinos de acordo com a folha de dados? (3) que cerca de resistores pull up? (4) de acordo com ur CPLD / FPGA, se é SRAM / ROM base, u tem que clicar em configer / rpogram e u tem que usar. Pof para SRAM chip de base e. Sof para ROM baseada .... esta lista vai ser muito grande ... me dar especificação ur ... eu fiz de P & D nesta coisa ..... o meu problema foi resolvido depois de 3 meses .. e isso é também ... aumentando VCCIO 3,3-3,45 .. de modo a verificar ur especificações de tensão e corrente ..
 
Se você tem certeza de todos os pinos estão conectados corretamente, você se lembra do ByteBlasterMV, bom trabalho, se estiver ligado diretamente na porta paralela, ou que a extensão máxima de 80 cm, e a extensão deve ser fazer com a mão mesmo, não há cabo no mercado de trabalho corretamente Relativamente Maurizio se você faça o byteblaster, lembre-se de usar 74HC244 não, la ou HCT
 
Obrigado! Vou tentar do jeito que você disse. Que ele tem um efeito! Mas a minha VCCIO está ligado a 5V e VCCNT está ligada a 3.3V, o que posso fazer?
Click to expand...
 
Eu tenho esse problema há muito tempo. Não consigo baixar o meu programa para 7128S CPLD através do meu computador do escritório. Mas é bem trabalhar através de mim do computador. Eu acho que a tensão de porta paralela é diferente. Você pode tentar aumentar a sua tensão de porta paralela (como uso ICL7660) w24cxx.91i.net. Eu acho que vai soluto este problema.
 
U ter verificado "interface multi VOLT" ON?? No menu de opções U vai receber a mensagem esse erro somente se o cabo não pode reconhecer placa ur (JTAG ckt) ... se ur muito certo sobre o projeto ckt em seguida, verificar os níveis de tensão ... Tenho certeza de ther será algo errado nesse ponto. e se ur recebendo alimentação adequada .. isto pode ser um problema de uma corrente .... Como sugeri, tentar aumentar VCCO de JTAG ligeiramente. (Eu acho que é 5V) para u ... em seguida, tentar aumentá-la para 5,1 ou 5,15 e tente verificar blacnk CPLD ur primeira .. verifique a página No-13 deste link http://www.altera.com/literature/ds/m3000a.pdf http://www.altera.com/literature/ds/dspghd . pdf , Esperança página-9 isso vai ajudar u .... onde ru de?
 
oi, Se você não tiver resovle o problema, eu acho que eu poderia dar-lhe um método para encontrar a chave. No primeiro você deve ver se o pino nconfig pode ser suspenso pelo cabo de download. Este é o ritmo do primeiro para iniciar o download. A especificação da seqüência de tempo, consulte o manual de CPLD.
 
Eu acho que o ruído em TDO é muito mais do que Jtag não pode ler o ID JTAG
 
Oi, eu tive esse problema com dispositivos Altera FPGA. O problema era a porta paralela no meu laptop não poderia lidar com os níveis que o byteblaster Altera estava criando. Mudamos nossa ByeBlaster para byteblaster MV e funcionou em todos os laptops, exceto para 2 computadores Compaq. Se você puder, adicione um resistor pullup no sinal TDO, ele pode ajudá-lo a conduzir o sinal para um nível o seu computador pode "ler". BR, / Farhad
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top