Ajuda ~ ~ complexsignal em System Generator

[enigmaice]

Hallo todos os indivíduos,

Estou trabalhando com o Sysgen Xilinx e estava construindo um sistema de simulação.Tenho agora um complexsignal ea necessidade de decompor este complexsignal em amplitude e fase.

Como isso pode ser alcançado em Sysgen??Thanks in advance

 

[palai_santosh]

Pode dizer mais sobre seu sistema ou pode ser um diagrama de blocos da mesma.Sua possível fazê-lo.

 

[enigmaice]

ye ~ eu quero ter a amplitude e fase de complexsignal em sysgen.como implementar isso?obrigado! [/ IMG]
Desculpe, mas você precisa de login para ver esta penhora

 

[palai_santosh]

i am bit confuged depois de olhar para o seu diagrama de blocos.
Baseado no que eu estou comentando algumas coisas.
1.sistema gerador irá fazer o fpr sysnthesis hdl-lo em somente os blocos que você colocou entre "gateway em" e "fora" porta de entrada.descanso de todos os módulos considerados como caixa preta.
2.o módulo que você está mencionando é complexa a fase e amplitude ..Quais são os blocos sub deste módulo?se ele é puro HDL ou todos os módulos do sistema são sub blocos gerador Xilinx então a sua ok você pode pedir systemgenerator para fazer seu trabalho.
3.Você quer fazer apenas simulação ou
simulação de aplicação FPGA .
ou hardware no loopcom base em todos estes seu diagrama de blocos pode mudar.