A saída do DCM dentro vazamentos FPGA para a entrada?

[tiger_shark]

Oi novamente,

Tenho outra quesiton para você.Eu estou usando Spartan 3-1500 e relógio-lo usando um 108 MHz XTAL.o relógio vai diretamente para um DCM e 27,54 são gerados.No entanto, quando eu sondar o pino de clock de entrada em FPGA, vejo esporas de 27 e 54 e 81 lá.Velocidade máxima de clock da placa é de 108 MHz.

Alguém sabe se é ou não possível que a saída do DCM reflete dentro FPGA (fugas) para a entrada e é isso que eu estou vendo?

Agradecemos antecipadamente,
Atenciosamente - TS

 

[vsgiri]

tiger_shark Olá,

O cristal de 108MHz que você usa é um dos cristais overtone - muito provavelmente com um direito fundamental de 27MHz.Então este é o terceiro harmônico.

Em uma operação de cristal harmônico, o fundamental seria atenuada, mas não seria zero.

Meu palpite é que esta é a razão para o Spurs.
Comentários bem-vindos.

Giri

 

[tiger_shark]

Oi,

Obrigado pela comnent.É realmente uma boa dica, e obrigado por partilha-lo.No entanto, no meu caso, agora estou cronometrando o circuito com um gerador de sinais de multa, que não tem estímulo ou freqüência harmônica.Se FPGA está desligado, não estimular ou harmonia é visto no sinal de relógio, mas quando está trabalhando FPGA, coisas feias é observado no relógio ...

Obrigado,
TS

 

[EDALIST]

parecido com algum problema de layout, pode ser necessário para filtrar o fornecimento de FPGA, e colocar alguns capacitores bypass bem perto dele, Mabee chão suas conexões não são bons, também Mabee você tem reflexos na sua linha de relógio por causa do encerramento pobres.