A melhor maneira de implementar a multiplicação de matrizes?

[bercam]

Qual é a melhor maneira de implementar a multiplicação de matrizes e matriz inversa? VHDL, IP_Cores ... Agora eu estou usando Altera QuartusII 4.0. Obrigado antecipadamente

 

[bercam]

Alguém sabe um núcleo IP para fazer multiplicar a matriz? A fim de implementação, é melhor fazer descrição HDL? Obrigado

 

[Big Boy]

Que tipo de matriz? Bit por bit, ou inteiro (como 8 bits)? Fazendo multiplicar a matriz na matriz de pequeno porte não deve ser muito difícil, ex: matriz 4x4. Ter em mente que o número de recursos de encaminhamento cresce dramaticamente como o tamanho do aumento da matriz. Embora, você poderia fazer matrizes maiores em múltiplos ciclos de clock, por exemplo, multiplicando-se uma linha com uma coluna, em cada ciclo de clock. Isso pode economizar recursos, mas ciclos de clock (mxn requireing onde m e n são as colunas de matrizes e de contagem de linha).

 

[bibo1978]

A multiplicação de matrizes é feito através de uma multiplicação e acumulação (MAC) da unidade, e uma memória que é tudo o que u preciso que você pode até mesmo excluir a memória, eu falando aqui de multiplicação de inteiros é que todos os povos

 

[bercam]

Sim menino grande, quero dizer matriz de números inteiros (16 bits) usados ​​para implementar algoritmos de DSP. Explicitamente filtro adaptativo. Vou precisar de cerca de 100 x multiplicar a matriz 100. A questão é: Qual é a maneira correta de implementar isso no ALTERA Quartus II 4.0? HDL? Megafunctions? Como menino Big diz que eu estou pensando a matriz segmento em partes como o número máximo de MACS do que o meu FPGA pode ser implementado. Qualquer sugestão será apreciado por mim. Obrigado antecipadamente.

 

[wasp]

Na minha opinião, eu não começou a utilizar as funções de IP, a menos que nível mais baixo (multiplicador, somador), e faria tudo de HDL. Procure também em notas de aplicativos, lá está cheio de informações úteis. Eu trabalho com Xilinx e, conseqüentemente, eu não posso dar o concreto de referência para a informação, mas por exemplo no Xilinx existe documento XAPP284 "3 x Multiplicador Matrix 3 para gráficos 3D e vídeo". Eu acho que você vai encontrar nele algo de útil para mim.

 

[Big Boy]

Normalmente, as operações da matriz fazendo em hardware é mais adequado para matrizes realmente pequenas. Aqui, suas matrizes são 100x100. Eu acho que ambos são 100x100? Este meen elementos 20000 de 16-bits. Para a multiplicação, você deve usar FPGA que tem multiplicador de hardware. Cada 'células' de sua matriz resultante serão os resultados das multiplicações de 100 e 100 inclusões. Não tenho certeza como isso pode ser otimizado para FPGA ...

 

[bercam]

Remeto para VHDL estilo código para fazer matriz / vetor multiplicam. Estou pensando em fazer um loop para dentro de um processo para fazer MACS recursivas. Qualquer um pode dar mais inspiração? Obrigado