4 adder somador de entrada em VHDL

[killersbeez]

Olá, tenho pergunta quente para somador programa com 4 entradas em VHDL! Eu fiz esse código VHDL é correto? Biblioteca ieee; Use ieee.std_logic_1164.all; somador ENTIDADE é genérica (dummy: Tempo: ns = 0); PORT (A, B, C, D: IN std_logic; soma: OUT std_logic); ENTIDADE END; arquitetura funcional do somador É iniciar o processo (A, B, C, D) BEGIN if (A = '0 'e B = '0' e C = '0 'e D = '0') then soma

 

[Fl1pFl0p]

Eu suponho que você está começando, talvez por uma classe, caso em que o Adder Ripple Carry é o que você seria para seaching. [Url = http://www.altera.com/support/examples/vhdl/v_f_add8.html] VHDL: Ripple-Carry Adder [/url] e isso explica o somador ripple carry [url = http://www.search .com / reference / Adder_ (eletrônica] Referência para Adder (eletrônica) - Search.com [/url]), que deve ajudar.

 

[killersbeez]

diz isso para mim e eu não consigo encontrar o que há de errado: (digi.vhdl: em somador (funcional): digi.vhdl: 64: erro de sintaxe, t_PROCESS inesperado, esperando t_IF na PROCESSO v2cc: digi.vhdl: 1 erros

<span style="color: grey;"><span style="font-size: 10px">---------- Mensagem adicionada às 00:45 ---------- Mensagem anterior foi às 00:27 -------- - </span></span>
encontrar o problema tudo funciona, mas é um somador de entrada 4 ou sua outra coisa?

 

[Fl1pFl0p]

Esta linha mostra o número de entradas: IN std_logic_vector ( 7 DOWNTO 0 ), este é um somador de 8 bits. O somador ripple pode ser em cascata como muitos bits como você gostaria. Se você ler o link de referência acima, eo loop for está causando confusão, tente ler este exemplo. [Url = http://vhdlguru.blogspot.com/2010/03/4-bit-ripple-carry-adder-using-basic.html] VHDL codificação dicas e truques: 4 Ripple Carry bit Adder usando portas lógicas básicas [/url] Este é um somador nível portão 4bit e bancada de teste para simular o seu comportamento.

<span style="color: grey;"><span style="font-size: 10px">---------- Mensagem adicionada às 18:31 ----- ----- Mensagem anterior foi às 18:15 ----------</span></span>
O wooo ... não ver o seu código no topo. Onde veio isso?

 

[sanju_]

oi em seu programa a sua não é transportar e em vez de "se" você pode usar o "caso" seria melhor .. se você quiser usar "else if" melhor usar "elsif ".... você pode estar recebendo erro no seu código porque você usou tantos "se" e um "end if" http://www.edaboard.com/thread190952.html

 

[vipinlal]

Uma sugestão, VHDL oferece elsif. Então, ao invés de usar else if cada vez que você pode usar elsif. O código ficará mais limpo e fácil de depurar. Você usou muitos "else if" no código acima, mas não tenha um "end if" o suficiente para cobri-los todos.