J
johndeng
Guest
Olá a todos;
Quando eu mandar 40 bloco de dados, tamanho do bloco é 2k * 32bit, a SDRAM pelo DMA, os últimos 2 quarteirões sempre estão corrompidos.Os dados em algum lugar SDRAM manter zero, parece que não existem dados colocar nele, ea distribuição de conteúdo errado na região também é um pouco diferente de cada vez.
Eu já construído com a mesma estrutura da coleção, mas a largura de DMA é de 16 bits, ele funcionou bem.
Eu uso o kit de desenvolvimento Altera Stratix Edition II.Q5.1 e N5.1.Eu adicionei fifo_depth = "8" em class.ptf DMA e relógio de sdram definido para-4ns (defaut-3.5ns), mas nenhuma ajuda para o meu problema.Obrigado por qualquer idéia para este caso.
atenciosamente,
john
Quando eu mandar 40 bloco de dados, tamanho do bloco é 2k * 32bit, a SDRAM pelo DMA, os últimos 2 quarteirões sempre estão corrompidos.Os dados em algum lugar SDRAM manter zero, parece que não existem dados colocar nele, ea distribuição de conteúdo errado na região também é um pouco diferente de cada vez.
Eu já construído com a mesma estrutura da coleção, mas a largura de DMA é de 16 bits, ele funcionou bem.
Eu uso o kit de desenvolvimento Altera Stratix Edition II.Q5.1 e N5.1.Eu adicionei fifo_depth = "8" em class.ptf DMA e relógio de sdram definido para-4ns (defaut-3.5ns), mas nenhuma ajuda para o meu problema.Obrigado por qualquer idéia para este caso.
atenciosamente,
john