É possível implementar o processamento de imagem, Spartan-3?

[EDA_hg81]

Eu comprei XSA-3S1000 da empresa XESS. Você acha que XSA-3S1000 (XSA-3S1000 placa de prototipagem com 1.000.000 portão FPGA Spartan-3 e 32 MBytes de SDRAM) é possível implementar o processamento de imagem? Obrigado.

 

[echo47]

Sim, mas "de processamento de imagem" é um termo amplo. Que tipo de processamento que você precisa? O XC3S1000 é um FPGA bastante pequeno, mas ainda tem 24 multiplicadores e blocos de RAM, então você deve ser capaz de fazer algumas coisas interessantes.

 

[samcheetah]

eu tenho o Altium kit de avaliação livedesign e tem um FPGA XC3S400. posso implementar uma função relacionada com a imagem de pré-processamento, como a detecção de bordas, realce de contraste ou de compressão de imagem? eu sei que essa FPGA um pequeno não vai ajudar na visão de computador ou aplicativos de reconhecimento de padrões de modo que é possível implementar algo relacionado ao processamento de imagem pré-. e há uma outra coisa. alguém tem uma câmera CMOS interface para um FPGA? alguém pode me mostrar projetos de exemplo?

 

[echo47]

O XC3S400 pode fazer mais de 2 bilhões multiplicam-se acumula por segundo. Isso deve tornar mais fácil fazer coisas como aumento de contraste, detecção de bordas, DCT, etc Xilinx app nota XAPP610 descreve um DCT em uma XC2S200 de idade. Eu não tenho certeza do que está envolvido no reconhecimento de padrões, mas eu não descartaria isso.

 

[EDA_hg81]

Obrigado. De acordo com um documento IEEE, um codec H.263 foi realizada por um FPGA com 400,000 portões. Eu estou querendo saber como podemos decidir quantos portões que precisamos para projetos de processamento de imagem?

 

[echo47]

Não tente traduzir "contagem de porta" em tamanho FPGA. Este é um conceito antigo. FPGAs modernos não são porta de nível de dispositivos. Você vai ter muito melhores resultados, contando pedaços de registro, acumuladores, multiplicadores, memórias, e esse tipo de coisa. Experimente esta página Xilinx. Também clicar no "Vídeo e Imagem IP" link no lado direito: http://www.xilinx.com/esp/dvt/index.htm Por exemplo, o codificador H.263 decodificador + a partir de 4i2i utiliza alguns milhares de fatias em um Spartan-3. Ele também usa um multiplicadores de poucos e muito poucos bloco Rams: http://www.xilinx.com/bvdocs/ipcenter/data_sheet/4i2i_MPEG-4_Encoder.pdf http://www. xilinx.com/bvdocs/ipcenter/data_sheet/4i2i_MPEG-4_Decoder.pdf

 

[samcheetah]

[Quote = echo47] O XC3S400 pode fazer mais de 2 bilhões multiplicam-se acumula por segundo. Isso deve tornar mais fácil fazer coisas como aumento de contraste, detecção de bordas, DCT, etc Xilinx app nota XAPP610 descreve um DCT em uma XC2S200 de idade. Eu não tenho certeza do que está envolvido no reconhecimento de padrões, mas eu não descartaria isso. [/Quote] mais de 2 bilhões MACs!!!! se não estou enganado, apenas o DSPs DaVinci de TI pode executar até esses níveis. de onde você tirou esse valor de?

 

[EDA_hg81]

graças: D

 

[echo47]

O XC3S400-4 tem 16 multiplicadores. Cada um pode ir a 150 MHz (mais rápido se você for cuidadoso). Ao lado de cada multiplicador é uma conveniente porta dupla Bloco de RAM (para armazenar dados e coeficientes) e tecido lógica para os acumuladores de construção, oleodutos, sequenciadores, e outras coisas. 16 vezes 150 MHz é 2,4 bilhões MACs. Isso não é ruim para um pequeno chip que custa apenas US $ 20 dos EUA em pequena quantidade. Agora imagine o que você poderia fazer com um maior Spartan-3 ou dispositivo Virtex familia. Eu fiz 20.000 milhões de Macs no chip de um grande Virtex-II de idade. Um moderno Virtex-4 SX seria mais cinco ou dez vezes mais rápido.