Regras | Mensagens recentes | tópico RSS | Pesquisar | Registar | Entrar

Relógio geração com JK flip flop



Post new topic Reply to topic EDAboard.com Forum Index -> Analog Circuit Design -> Relógio geração com JK flip flop
Versão árabe Versão búlgara Versão catalã Versão checa Versão dinamarquesa Versão alemã Versão grega Versão Inglês Versão espanhola Versão finlandesa Versão francesa Hindi versão Croatian version Indonésio versão Versão italiana Hebraico versão Versão japonesa Versão coreana Versão lituana Versão letã Versão neerlandesa Versão norueguesa Polonês versão Versão Português Romanian version Versão russa Versão eslovaca Versão eslovena Serbian version Versão sueca Tagalog versão Ucraniano versão Vietnamita versão Versão chinesa
Autor Mensagem
robismyname



Joined: 17 jan 2008
Lugares: 105
Ajudado: 2
Localização: Central Florida


Post 28 mai 2009 18:47 Relógio geração com JK flip flop
Estou utilizando a 26 MHz TCXO juntamente com um flip flop JK para gerar 13MHz um relógio que é necessário para outro IC. A minha pergunta é sobre o que o pino do JK Flip Flop posso ligar a 26 MHz TCXO? Relógio, J ou K?

Desculpe, mas você precisa de login para ver esta penhora
Voltar ao topo
trekkytekky



Joined: 04 abr 2009
Lugares: 58
Ajudado: 5
Localização: Perth


Post 29 mai 2009 14:09 Relógio geração com JK flip flop
Se a sua usando este CI (SN74/54LS107) e depois ligar o oscilador para o relógio e gravata pino J, K e claro (CLR) de altura. irá alternar a saída sobre a queda borda (dividir por 2)
Voltar ao topo
robismyname



Joined: 17 jan 2008
Lugares: 105
Ajudado: 2
Localização: Central Florida


Post 31 mai 2009 18:18 Re: Relógio geração com JK flip flop
trekkytekky escreveu:
Se a sua usando este CI (SN74/54LS107) e depois ligar o oscilador para o relógio e gravata pino J, K e claro (CLR) de altura. irá alternar a saída sobre a queda borda (dividir por 2)


irá ligar J, K e claro (CLR) para VCC ser bom o suficiente?
Voltar ao topo
trekkytekky



Joined: 04 abr 2009
Lugares: 58
Ajudado: 5
Localização: Perth


Post 31 mai 2009 18:50 Relógio geração com JK flip flop
Conectando-se ao Vcc seria bom, ela vai puxar a alta insumos. Esteja ciente de que o 107 tem um relógio baixa duração mínima de 47nS e uma freqüência máxima de 30MHz a ficha de informação que você postou. Então, pode ser a sua tcxo rápido para ele, dependendo do ciclo da sua produção. Única forma de saber ao certo se a experimentá-lo e ver. Se ela não funciona a produção da Flip Flop será de 50% ciclo, independentemente do ciclo de entrada.
Voltar ao topo
Post new topic Reply to topic EDAboard.com Forum Index -> Analog Circuit Design -> Relógio geração com JK flip flop
Página 1 de 1 Todos os horários são GMT 2 Horas


Abuso | | Administrador | | Moderadores | | Suporte-nos | | sitemap
Topic RSS