| Autor | Mensagem |
|---|
Pratibha md
Registrado em: 01 de março de 2007
Posts: 221
Ajudado: 148
|  17 de março de 2009 12:50 Sync ou async design? | | |
|
| É síncrono ou assíncrono desenho preferido?
Plz fundamentação. Design assíncrono é geralmente inferido por uma trava no projeto de FPGA, enquanto projeto de sincronização por um flop.
Então, qual é a melhor idéia do projeto? |
|
| Voltar ao topo | |
 |
khamitkar.ravikant
Registrado em: 15 de julho de 2008
Posts: 228
Ajudado: 114
Localização: Portugal
| 17 de março de 2009 13:37 Sync ou async design? | | |
|
| É sempre melhor ter sincronia. design como saída flip flop em dado momento são previsíveis e as occure eventos em eventos relógio assim que é sempre melhor usar a sincronização. projeto.
ir para o se u ASYNC. design, em seguida, o desempenho do FPGA e obter hamperd u não vai obter melhores resultados.
se vc quiser verificar o Xilinx mesmo ainda dá o aviso mesmo quando a linguagem usar u modelos.
u pode ir a Xilinx ISE's Editar -> linguagem de template -> VHDL -> síntese de construção -> exemplo de codificação -> e então u pode verificar qualquer um dos exemplos que é sincronizado. ou assíncrono.
Xilinx dará aviso sobre async. designs.
verificar isso. |
|
| Voltar ao topo | |
|
Google
AdSense
| 17 de março de 2009 13:37 Anúncios | | |
|
|
|
|
| Voltar ao topo | |
|
Pratibha md
Registrado em: 01 de março de 2007
Posts: 221
Ajudado: 148
| 18 de março de 2009 5:25 Re: Sincronizar ou async design? | | |
|
| Em primeiro lugar gostaria de agradecer a resposta.
Eu tentei um flip-flop D async no ISE. Mas eu não recebi nenhum aviso. Estou usando o ISE 9,1
Plz você pode sugerir como eu posso aprender análise Timing na Frente do fim? Quero dizer qualquer versão ferramentas de avaliação? |
|
| Voltar ao topo | |
|
radix
Registrado em: 23 de julho de 2002
Posts: 157
Ajudado: 5
| 18 de março de 2009 20:11 Re: Sincronizar ou async design? | | |
|
| Pratibha MD,
O que é um flip-flop assíncronos em VHDL / Verilog?
Um flip-flop é o que realmente faz um projeto síncrono, pois é um elemento cronometrado. Outros circuitos digitais, tais como AND, OR, XOR, e muxes são dispositivos async mas flops e contadores de mudança nas bordas do relógio e capturar o estado dos dispositivos async outros.
Você pode querer pegar um livro sobre design digital para se familiarizar com alguns dos conceitos. Verdadeiramente design async é suposto ser uma alternativa de energia ainda mais baixo desde a concepção de sincronização você não tem corrida livre relógios.
A maioria dos projetos de FPGA / ASIC são projetos de sincronização. Ou pelo menos tentar ser! 
Radix |
|
| Voltar ao topo | |
|
