fórum eletrônica

Regras | posts recentes | topic RSS | Busca | Registrar | Entrar

recuperação de relógio e de dados


Post new topic Reply to topic EDAboard.com Índice do Fórum -> PLD, SPLD, GAL, CPLD, FPGA Design - recuperação> relógio e de dados
Autor Mensagem
vinod_g



Registrado em: 29 de novembro de 2006
Posts: 72
Ajudado: 6


Post 30 de dezembro de 2008 7:10

recuperação de relógio e de dados


Eu exigir CDR (Relógio e recuperação de dados) do módulo. É já disponível em FPGA ou temos de design?
Voltar ao topo
ducna



Registrado em: 19 de janeiro de 2006
Posts: 16


Post 06 de janeiro de 2009 5:06

Recuperação Re: relógio e de dados


Estou familar com Xilinx, então eu não tenho idéia para outras famílias, mas acho que eles são exactamente os mesmos. Em Xilinx, o CDR não é parte integrada, porém, felizmente existem algumas notas de aplicações, tais como: xapp224, xapp250, xapp868, ... muito yall para aplicações de CDR. Além disso, você pode conferir na internet com o Google, não existe muita informação para você

Hope this helps,
Voltar ao topo
Google
AdSense
Google Adsense




Post 06 de janeiro de 2009 5:06

Anúncios




Voltar ao topo
amitjagtap



Registrado em: 10 de janeiro de 2007
Posts: 124
Ajudado: 6


Post 23 de janeiro de 2009 11:53

recuperação de relógio e de dados


oi
Em alguns CDR FPGA está lá. Em gestores Xilinx FPGA Clock estão lá. U pode projetar uma simples clk n ckt de recuperação de dados usando detector de borda e contador de alta frequência ....
Voltar ao topo
Versão árabe Versão búlgara Versão Catalão Czech version Versão dinamarquesa Versão em alemão Versão grega Versão Inglês Versão em espanhol Versão finlandesa Versão em francês Versão Hindi Versão croata Versão Indonésio Versão em italiano Versão em hebraico Versão em japonês Versão em coreano Versão lituana Versão letã Versão em holandês Norueguês versão Polish version Versão Português Romanian version Versão em russo Versão eslovaca Versão eslovena Versão em sérvio Versão sueca Versão Tagalog Versão Ucraniano Versão vietnamita Versão em chinês
Post new topic Reply to topic EDAboard.com Índice do Fórum -> PLD, SPLD, GAL, CPLD, FPGA Design - recuperação> relógio e de dados
Página 1 de 1

subj

text

Todos os horários são GMT 1 Hora
Similar tópicos:
CLOCK e recuperação de dados? (9)
Relógio e recuperação de dados (7)
Relógio e circuito de recuperação de dados (10)
Sobre o relógio e os dados de velocidade de recuperação (4)
Pergunta sobre o relógio e recuperação de dados, obrigado. (3)
Relógio e recuperação de dados para conexão serial (4)
Como implimente um CDR (relógio e recuperação de dados) circuitos. (8)
relógio ....? recuperação de dados (5)
Dados do clock de Recuperação (3)
relógio de recuperação de dados (1)


Abuse | | Administrador | | Moderador | Suporte | nós | Mapa do Site |
topic RSS