recuperação de relógio e de dados

EDAboard.com Índice do Fórum -> PLD, SPLD, GAL, CPLD, FPGA Design - recuperação> relógio e de dados

Autor

Mensagem

vinod_g

Registrado em: 29 de novembro de 2006
Posts: 72
Ajudado: 6

30 de dezembro de 2008 7:10 recuperação de relógio e de dados

Eu exigir CDR (Relógio e recuperação de dados) do módulo. É já disponível em FPGA ou temos de design?

Voltar ao topo

ducna

Registrado em: 19 de janeiro de 2006
Posts: 16

06 de janeiro de 2009 5:06 Recuperação Re: relógio e de dados

Estou familar com Xilinx, então eu não tenho idéia para outras famílias, mas acho que eles são exactamente os mesmos. Em Xilinx, o CDR não é parte integrada, porém, felizmente existem algumas notas de aplicações, tais como: xapp224, xapp250, xapp868, ... muito yall para aplicações de CDR. Além disso, você pode conferir na internet com o Google, não existe muita informação para você

Hope this helps,

Voltar ao topo

Google
AdSense
Google Adsense

06 de janeiro de 2009 5:06 Anúncios

Voltar ao topo

amitjagtap

Registrado em: 10 de janeiro de 2007
Posts: 124
Ajudado: 6

23 de janeiro de 2009 11:53 recuperação de relógio e de dados

oi
Em alguns CDR FPGA está lá. Em gestores Xilinx FPGA Clock estão lá. U pode projetar uma simples clk n ckt de recuperação de dados usando detector de borda e contador de alta frequência ....

Voltar ao topo