fórum eletrônica

Regras | posts recentes | topic RSS | Busca | Registrar | Entrar

"Chumbo" ou "Lag" no detector de fase?


Post new topic Reply to topic EDAboard.com Índice do Fórum -> Analog Circuit Design -> "chumbo" ou "Lag" no detector de fase?
Autor Mensagem
steadyj



Registrado em: 17 de agosto de 2008
Posts: 13


Post 22 de agosto de 2008 19:10

"Chumbo" ou "Lag" no detector de fase?


Oi tudo, estou confuso sobre o juiz do "chumbo" ou "lag" no detector de fase.

A Figura 1 é um detector de fase. Figura 2 é a forma de onda, quando uma leva B. Mas o fato de "A leva B" parece depender do tempo inicial. Como mostra a Figura 3, se o tempo inicial é a linha vertical vermelha, torna-se "A GAL B". E dos pulsos de saída será a vez de a Qb Qa.

Então o que está errado com a minha lógica? Acredito detector de fase deverão trabalhar de uma maneira confiável, em vez de, dependendo do tempo inicial arbitrária. Qual é a verdadeira forma de obras detector de fase?


Desculpe, mas você precisa de login para ver esta penhora

Voltar ao topo
FVM



Registrado em: 22 de janeiro de 2008
Posts: 5154
Ajudado: 766
Local: Bochum, Alemanha


Post 22 de agosto de 2008 19:25

Re: "chumbo" ou "Lag" no detector de fase?


in a real circuit? que é o tempo inicial, em um circuito real? Apenas uma ficção. Na verdade, a fonte de alimentação está ligado a um momento arbitrário e os estados FFs iniciais são desconhecidas de qualquer maneira. Assim, uma vantagem contando detector de fase terá uma incerteza no início de um ciclo. Mas não há problema em qualquer aplicação real (tipicamente um PLL). Eu acho que, você vai findout, porquê.
Voltar ao topo
steadyj



Registrado em: 17 de agosto de 2008
Posts: 13


Post 22 de agosto de 2008 19:38

"Chumbo" ou "Lag" no detector de fase?


Eu realmente não sei por quê. Por exemplo, A é a entrada de referência e B é a saída do VCO. Depois de ligado, a freqüência de B é menor do que A. Por isso queremos o detector de fase pode tensão de saída na "UP" de porta. Infelizmente, a incerteza sobre o poder depois de fazer talvez a ação contrária, o que parece un-lock para sempre.
- Por favor me corrigir. Obrigado.
Voltar ao topo
LVW



Registrado em: 07 de maio de 2008
Posts: 1466
Ajudado: 242
Local: Alemanha


Post 23 de agosto de 2008 9:28

Re: "chumbo" ou "Lag" no detector de fase?


steadyj escreveu:

A Figura 1 é um detector de fase. Figura 2 é a forma de onda, quando uma leva B. Mas o fato de "A leva B" parece depender do tempo inicial. Como mostra a Figura 3, se o tempo inicial é a linha vertical vermelha, torna-se "A GAL B". E dos pulsos de saída será a vez de a Qb Qa.


Tenho medo, sua compreensão do termo "liderança" não é correto.
"Chumbo" não significa que o trem de pulsos é "mais à direita" - justamente o oposto é verdadeiro: Tome a sua linha vermelha e verificar que o comboio já está em um estado elevado de trem e B não é. Portanto, uma leva B.
Voltar ao topo
Google
AdSense
Google Adsense




Post 23 de agosto de 2008 9:28

Anúncios




Voltar ao topo
FVM



Registrado em: 22 de janeiro de 2008
Posts: 5154
Ajudado: 766
Local: Bochum, Alemanha


Post 23 de agosto de 2008 10:14

Re: "chumbo" ou "Lag" no detector de fase?


Citação:
Infelizmente, a incerteza sobre o poder depois de fazer talvez a ação contrária, o que parece un-lock para sempre.

Comparando o circuito com um detector de fase 4046 digital, que não é conhecido por ter problemas semelhantes, ele deve funcionar.

"Lead" or "Lag" in phase detector?
Voltar ao topo
Versão árabe Versão búlgara Versão Catalão Czech version Versão dinamarquesa Versão em alemão Versão grega Versão Inglês Versão em espanhol Versão finlandesa Versão em francês Versão Hindi Versão croata Versão Indonésio Versão em italiano Versão em hebraico Versão em japonês Versão em coreano Versão lituana Versão letã Versão em holandês Norueguês versão Polish version Versão Português Romanian version Versão em russo Versão eslovaca Versão eslovena Versão em sérvio Versão sueca Versão Tagalog Versão Ucraniano Versão vietnamita Versão em chinês
Post new topic Reply to topic EDAboard.com Índice do Fórum -> Analog Circuit Design -> "chumbo" ou "Lag" no detector de fase?
Página 1 de 1

subj

text

Todos os horários são GMT 1 Hora
Similar tópicos:
Alimentação (4 fios fase 3 "para" 5V ") (1)
O que fazer "ECL", "CML", "LVDS", (6)
Como se pode medir "poder" e "cabos de aço", para formigas (4)
queria """"" E-waveguide filte avião (2)
Ilegais através de (tsmc18rf "" M1_POLY1 "(1)
P & R com apenas "LEF arquivo" e não "LIB" (4)
O que é diferente para "UGBW" e "FBW"? (1)
O que é "soft start" e "tempo morto" de (5)
É a média "Classe AB" e "Push pull" (6)
termiinal onde o "DN" e "SUB conne" (2)


Abuse | | Administrador | | Moderador | Suporte | nós | Mapa do Site |
topic RSS