| Autor | Mensagem |
|---|
ushisna
Registrado em: 06 de agosto de 2008
Posts: 9
|  19 de agosto de 2008 12:37 Síncronas e assíncronas | | |
|
| | Qual é a diferença entre a SRAM síncrona e assíncrona? |
|
| Voltar ao topo | |
 |
ckshivaram
Registrado em: 21 de abril de 2008
Posts: 331
Ajudado: 23
Localização: Portugal
| 20 de agosto de 2008 1:59 Re: síncrona e assíncrona | | |
|
| 1. Síncrona e assíncrona referem-se a saber se os módulos SRAM ter suas comunicações sincronizados para coincidir com o processador (síncrono = "Estamos em sintonia com o processador", assíncrono = "não estamos em sintonia com o processador").
"SRAM" assíncrona pode introduzir estados de espera para a transferência de dados.
2. SRAM pode ser síncrona ou assíncrona. Asynchronous SRAM não é dependente da freqüência do relógio da CPU, enquanto SRAM síncrona sincroniza com a velocidade de relógio da CPU.
Projeto memória 3.Synchronous oferece diversas vantagens sobre
projeto memória assíncrona. Requisitos de tempo mais simples permitem
memória síncrona para operar em freqüências muito mais elevadas, resultando em
maior largura de banda de memória. Operação síncrona não está propenso a erros
porque os sinais são registrados nas bordas do relógio, simplificando o design
processo. A gravação do circuito de controle permitem não é necessária porque a memória
bloco controla a escrever geração de estroboscópio, economizando no uso dos recursos e
simplificar o projeto. Além disso, consome memória síncronas
de energia em espera pouco.
Considerando que a memória assíncrona requer que você crie um
escrever permitir circuito de controle para gerar um pulso a cada hora uma gravação
operação ocorre. Você deve considerar escrever configuração de endereço e tempo de espera
e configuração de dados e tempo de espera na subida e descida do escrever
permitir pulso. A gravação deve permitir alternar em cada operação de gravação, como
o endereço não pode mudar enquanto a escrever permitir está ativo. |
|
| Voltar ao topo | |
|
insrusingh
Registrado em: 08 de julho de 2008
Posts: 16
| 20 de agosto de 2008 5:21 Síncronas e assíncronas | | |
|
| | Síncrona significa que há sempre uma menção relógio para que os dados são recolhidos e addressss apenas na subida e na descida do clocks.When falamos sobre o circuito assíncrono faz por amostragem sobre subindo e descendo edge.obviosly asnchronous são mais rápidas do circuito síncrona. |
|
| Voltar ao topo | |
|
Google
AdSense
| 20 de agosto de 2008 5:21 Anúncios | | |
|
|
|
|
| Voltar ao topo | |
|
ushisna
Registrado em: 06 de agosto de 2008
Posts: 9
| 21 de agosto de 2008 7:49 Re: síncrona e assíncrona | | |
|
| A gravação do circuito de controle permitem? poderia você por favor deixe-me entender isso point.I não poderia começar esse termo exatamente? você pode explicar brevemente?  |
|
| Voltar ao topo | |
|
ckshivaram
Registrado em: 21 de abril de 2008
Posts: 331
Ajudado: 23
Localização: Portugal
| 21 de agosto de 2008 8:20 Re: síncrona e assíncrona | | |
|
| Um circuito programável é usado para modificar a gravação dos sinais usados por memórias RAM estáticas na cache de sistemas baseados em computadores pessoais. Mais especificamente, o circuito programável é usado para atrasar ou não atrasar a bordo de fuga do cache write enable (CWC) em sinais cache sistemas baseados em computador pessoal permitindo assim que o sistema para acomodar uma pluralidade de dispositivos de microprocessador.
A SRAM síncrona compreendendo um núcleo SRAM ter uma matriz de memória de uma pluralidade de bytes, tendo uma pluralidade de byte escrever drivers, amplificadores ter sentido, e tendo em I / O buffers; uma pluralidade de byte escrever registros, respectivamente ligados ao escrever drivers, o byte escrever registra seletivamente ativar byte correspondente escrever drivers para entrada de dados para a matriz de memória durante uma operação de gravação, uma pluralidade de entradas de dados organizados em bytes, um byte permitir a entrada, uma pluralidade de byte escrever entradas e byte escrever permitir ligar o circuito byte escrever entradas e escrever o byte de permitir a entrada para o byte escrever registros e seletivamente causando bytes individuais das entradas de dados a serem gravados no núcleo SRAM quando um nível predeterminado afirmou lógica está presente no byte escrever permitir a entrada e também dependendo do afirmado nível lógico no byte individual escrever entradas.
Se você não entender faça voltar. Acho que a primeira parte é simples e fácil de entender. |
|
| Voltar ao topo | |
|
