Encontro síncrona e assíncrona em design SOC

EDAboard.com Índice do Fórum -> ASIC Design Metodologias e Ferramentas (Digital) -> síncrona e assíncrona design em SOC encontro

Autor

Mensagem

vlsitechnology

Registrado em: 01 de novembro de 2007
Posts: 262
Ajudado: 6

06 de novembro de 2007 19:47 Encontro síncrona e assíncrona em design SOC

Qual é a diferença entre o projeto síncronas e assíncronas

Se temos dois relógios no projeto síncrona então haverá uma chance de que a minha inclinação não vai satisfazer os requisitos de concepção depois de fazer a otimização, em seguida, também naquela época eu como SHD otimizar o projeto?
alguém pode me explicar?

Voltar ao topo

Google
AdSense
Google Adsense

06 de novembro de 2007 19:47 Anúncios

Voltar ao topo

gliss

Registrado em: 22 de abril de 2005
Posts: 670
Ajudado: 61
Localização: Boston

06 de novembro de 2007 20:40 Encontro síncrona e assíncrona em design SOC

Sistemas síncronos são levados por redes de relógio. Assíncronas são aquelas que não. SOC tem ferramentas automatizadas para avaliarmos calendário e otimização. Você pode executar essas ferramentas em diferentes pontos do fluxo. Após a síntese relógio árvore que você pode executar a otimização como blocos que se deslocam ao redor e alterando / acrescentando buffers relógio.

Por exemplo, se há SCEW demais, você pode substituir e reencaminhar o projeto, alterar o esquema de árvore relógio, usar amortecedores diferentes / etc. Quando você fizer isso de otimização que você possivelmente estão utilizando mais espaço e mais poder,

Além disso, a maioria das bibliotecas bom ASIC inclui dois tempos de buffers, um para uso geral e uma específica para sinais de relógio, certifique-se de que você está usando o mais adequado.

Voltar ao topo