fórum eletrônica

Regras | posts recentes | topic RSS | Busca | Registrar | Entrar

timer digital com flip-flop JK


Post new topic Reply to topic EDAboard.com Forum Index -> Circuitos Hobby e Pequenos Projetos Problemas -> timer digital com flip-flop JK
Autor Mensagem
brons



Registrado em: 22 de março de 2007
Posts: 3


Post 13 de outubro de 2007 8:45

timer digital com flip-flop JK

alguém poderia me ajudar na construção de um relógio digital utilizando JK circuito flip flop .. obrigado
Voltar ao topo
Google
AdSense
Google Adsense
Post 13 de outubro de 2007 8:45

Anúncios



Voltar ao topo
tvincent



Registrado em: 20 de agosto de 2007
Posts: 48
Ajudado: 1
Localização: Texas


Post 13 de outubro de 2007 14:08

Re: timer digital com flip-flop JK

"D" tipo é mais comum
Use a entrada de clock, ligue a entrada D para a "não Q". Isso irá dividir o seu relógio por (2). colocar dois juntos e você terá uma divisão por (4). e assim em

Aqui está outro link para JK
http://www.play-hookey.com/digital/frequency_dividers.html

Espero que isso ajude.
Voltar ao topo
chaitu_88



Registrado em: 06 de dezembro de 2007
Posts: 2


Post 20 de dezembro de 2007 17:41

Re: timer digital com flip-flop JK

Assim, quando u fazer isso areu certeza de realmente ter sucesso?
Voltar ao topo
Versão árabe Versão búlgara Versão Catalão Czech version Versão dinamarquesa Versão em alemão Versão grega Versão Inglês Versão em espanhol Versão finlandesa Versão em francês Versão Hindi Versão croata Versão Indonésio Versão em italiano Versão em hebraico Versão em japonês Versão em coreano Versão lituana Versão letã Versão em holandês Norueguês versão Polish version Versão Português Romanian version Versão em russo Versão eslovaca Versão eslovena Versão em sérvio Versão sueca Versão Tagalog Versão Ucraniano Versão vietnamita Versão em chinês
Post new topic Reply to topic EDAboard.com Forum Index -> Circuitos Hobby e Pequenos Projetos Problemas -> timer digital com flip-flop JK
Página 1 de 1

subj

text

Todos os horários são GMT 1 Hora
Similar tópicos:
exigir a operar RS flip flop de 555 temporizador (2)
JK e SR derivação flip flop flip flop de D (2)
Relógio geração com JK flip-flop (3)
DC síntese de sincronia D-flip-flop para mapas flop unnexpected ... (2)
Flip Flop D com Preset e Clear ... (9)
Hold Flip Flop com async claro (3)
Todos os flip-flops dentro FPGA são D flip flop? (7)
Cadeia de digitalização com clock misto flip-flop (8)
Como conceber um flip-flop D com set e reset base TSPC (1)
flip-flop (2)


Abuse | | Administrador | | Moderador | Suporte | nós | Mapa do Site |
topic RSS