| Autor | Mensagem |
|---|
qslazio
Registrado em: 23 de maio de 2004
Posts: 194
Ajudado: 9
|  15 de março de 2007 15:26 como quantificar MOS interruptor S / H erro resolução linear para o ADC? | | |
|
| Suponha que o interruptor CMOS resistor e capacitor de amostragem é constante fonte de tensão e de condução é o ideal. E isto S / H destina-se a ADC.
Então, a única fonte de erro de amostra CMOS switch-hold resolução circuito é linear (Vamos esquecer injeção acusação ou feedthrough).
Enquanto acima condições forem verdadeiras, resolução de escalas linear apenas a entrada de um pouco por (1-exp (-ts/tau)) "tau = 1 / (Ron × csamp)". E não vai introduzir distorções ou aumentar o nível de ruído. Ela só balança o ganho de sinal um pouco.
A minha pergunta é como é que este erro linear resolução relacionada com S / H ou ENOB ADC's ou Resolução. Como sabemos ENOB ADC está relacionada com SNR que pode ser determinada pela análise FFT.
Mas quando nós fazemos FFT a tensão com o erro de amostragem de resolução linear. Parece que não vai alterar o resultado da SNR muito porque nenhum ruído extra / distorção é adicionado e só balança a entrada um pouco.
Estou perguntando isso porque agora eu estou otimizando uma amostragem CMOS switch para sigma-delta ADC com a análise FFT. Porque eu quero reduzir a distorção carga injeção indeced. Eu tenho que reduzir o tamanho da chave. Eu quero saber o quão pequeno eu posso ir para a segurança.
Alguém por favor me ajude!
Muito obrigado. |
|
| Voltar ao topo | |
 |
Google
AdSense
| 15 de março de 2007 15:26 Anúncios | | |
|
|
|
|
| Voltar ao topo | |
|
gingerjiang
Registrado em: 01 de março de 2006
Posts: 212
Ajudado: 11
| 16 de março de 2007 2:23 Re: como quantificar MOS interruptor S / H erro resolução linear para | | |
|
| para o desempenho da ADC não ser prejudicado, o S / H circuito necessidade de resolver a toda a resolução do ADC, assim que o erro de resolução de exp (-ts/tau) deve ser inferior a LSB / 2 ADC
para reduzir o efeito da injeção cobrar, apenas diminuindo o tamanho da chave não é suficiente. para reduzir esse efeito, utilize a arquitetura diferenciais completos e plano de fundo técnica de amostragem.
definir o tamanho de mudar para garantir o erro de amostragem de amostragem fase dentro de toda a resolução.
boa sorte |
|
| Voltar ao topo | |
|
qslazio
Registrado em: 23 de maio de 2004
Posts: 194
Ajudado: 9
| 16 de março de 2007 2:48 Re: como quantificar MOS interruptor S / H erro resolução linear para | | |
|
| Obrigado pela resposta.
intuitivamente, eu concordo com você que o S / H devem se estabelecer na resolução do ADC's.
Mas eu sou apenas um erro supor linear resolução escalas apenas a entrada sem adicionar ruído, estou certo? Se isso é certo, SNR só gota de 20 * log (0,99) ≈ 0.0873dB (assume-se 1% de erro resolução linear), este erro deve ser desprezível. |
|
| Voltar ao topo | |
|
gingerjiang
Registrado em: 01 de março de 2006
Posts: 212
Ajudado: 11
| 16 de março de 2007 4:14 Re: como quantificar MOS interruptor S / H erro resolução linear para | | |
|
| Bem, agora eu acho que sua opinião é razoável em S / H circuito, pelo menos,
dimensionamento da entrada apenas reduz a oscilação de sinal, ou seja, a gama dinâmica, este efeito é negligenciável
aguarde outra opinião |
|
| Voltar ao topo | |
|
qslazio
Registrado em: 23 de maio de 2004
Posts: 194
Ajudado: 9
| 27 de março de 2007 15:49 como quantificar MOS interruptor S / H erro resolução linear para o ADC? | | |
|
| Há alguém pode me ajudar? Por favor, dê o seu comentário.
Obrigado novamente! |
|
| Voltar ao topo | |
|
maxwellequ
Registrado em: 27 de junho de 2001
Posts: 185
Ajudado: 11
| 27 de março de 2007 19:07 Re: como quantificar MOS interruptor S / H erro resolução linear para | | |
|
| Qslazio Dear,
O que você diz é verdade se os capacitores de amostragem são descarregadas na fase de realizar o S / H, que é, provavelmente, seu caso (se o valor anterior amostra permaneceram armazenadas em capacitores, então você teria uma característica do filtro passa-baixa, mas ainda nenhuma distorção).
O problema é que os efeitos que você está querendo ignorar (não-resistência switch linear, não linear capacitâncias parasitas dos transistores switch que também deve ser cobrado) vai transformar esse erro "ganho" para o não-linearidade .... Assim, no final, o melhor é garantir uma "liquidação total" (ou seja, diferença insignificante entre o real eo ideal amostrados valor).
Atenciosamente.
PS: Por exemplo, se você assumir que a solução do S / H amplificador é linear, então você não teria de garantir um acerto "completo", porque, novamente, você teria apenas um erro de ganho. O problema é garantir que o amplificador tem uma resolução linear ..... |
|
| Voltar ao topo | |
|
Btrend
Registrado em: 26 de dezembro de 2003
Posts: 424
Ajudado: 55
| 28 de março de 2007 10:33 Re: como quantificar MOS interruptor S / H erro resolução linear para | | |
|
| | qslazio escreveu: | Obrigado pela resposta.
Mas eu sou apenas um erro supor linear resolução escalas apenas a entrada sem adicionar ruído, estou certo? Se isso é certo, SNR só gota de 20 * log (0,99) ≈ 0.0873dB (assume-se 1% de erro resolução linear), este erro deve ser desprezível. |
Na minha opinião,
1. Se o erro resolução de 1% linear é aplicada a todos os níveis do sinal de entrada, em seguida, esses erros são depent sinal: ΔVmax = Vin_max * exp (-t / τ) = Vin_max * 0,01 = (2 ^ N) VLSB * 0,01
ur ruído ou seja, será maior se a amplitude de entrada é maior.
2. Se o erro resolução de 1% linear é aplicada a 1LSB, então estes erros é constante
Impulso total gasto = Vin * exp (-t / τ) = VLSB * 0,01
3. se (1) é verdadeiro então SNR ur irá degradar por N * 0,303 0,09 dB, THD também vai ser pior
4. se (2) É verdade SNR então ur irá degradar por 0.09dB, como tinha afirmado u |
|
| Voltar ao topo | |
|
