Regras | posts recentes | topic RSS | Busca | Registrar | Entrar

Síncrona e assíncrona State Machine Design-VHDL


Post new topic Reply to topic EDAboard.com Índice do Fórum -> ASIC Design Metodologias e Ferramentas (Digital) -> síncrona e assíncrona State Machine Design-VHDL
Autor Mensagem
soc



Registrado em: 09 de outubro de 2006
Posts: 27
Ajudado: 1


Post 05 de novembro de 2006 13:28

projeto da máquina assíncrona estado


Olá,
Eu quero aprender Finite State Machine design, tanto síncronas e assíncronas.

Qual livro devo começar. Eu quero aprender desde o início.

Obrigado
Voltar ao topo
Google
AdSense
Google Adsense




Post 05 de novembro de 2006 13:28

Anúncios




Voltar ao topo
Hero



Registrado em: 06 de março de 2002
Posts: 145
Ajudado: 2


Post 05 de novembro de 2006 16:44

máquina de estado assíncronas


Oi,

Começar algum bom livro sobre o design digital ou lógica sínteses. Procure por Moore e Mealy ponta da máquina estatal.
Voltar ao topo
soc



Registrado em: 09 de outubro de 2006
Posts: 27
Ajudado: 1


Post 05 de novembro de 2006 20:08

projeto da máquina estatal vhdl


Hero escreveu:
Oi,

Começar algum bom livro sobre o design digital ou lógica sínteses. Procure por Moore e Mealy ponta da máquina estatal.


Qual seria um bom livro para aprender desde o início?
Voltar ao topo
Haneet



Registrado em: 07 de novembro de 2006
Posts: 149
Ajudado: 15


Post 16 de novembro de 2006 8:51

iniciar vhdl assíncrono syncronous


Não tenho a certeza abt o título do livro
pode ser itz Design Digital lógica por Charles Roth.
O nome do autor, é confirmada.
Voltar ao topo
dBUGGER



Registrado em: 18 de abril de 2005
Posts: 108
Ajudado: 12
Local: Via Láctea


Post 16 de novembro de 2006 10:34

Nawabi vhdl


Estado desin máquina pode ser aprendido por qualquer livro de design digital. No entanto tenho visto que muitos não são tão abrangentes e não dão informações sobre os resultados glitchy etc
Você pode se referir a clifforn papéis cummings para uma melhor iread para projetar FSM.

-dBUGGER
Voltar ao topo
Vinodkumar



Registrado em: 05 de outubro de 2006
Posts: 240
Ajudado: 10


Post 16 de novembro de 2006 16:05

VHDL máquina digital assíncrona estado


oi
o bom livro para a codificação de VHDL-Nawabi onde deu os códigos de exemplo para FSMS.

na medida em que a síntese está em causa MJSMITH ASIC livro é discutido useful.he FSM síntese como tópico separado.

Eu espero que este ajudará a u.
Voltar ao topo
Versão árabe Versão búlgara Versão Catalão Czech version Versão dinamarquesa Versão em alemão Versão grega Versão Inglês Versão em espanhol Versão finlandesa Versão em francês Versão Hindi Versão croata Versão Indonésio Versão em italiano Versão em hebraico Versão em japonês Versão em coreano Versão lituana Versão letã Versão em holandês Norueguês versão Polish version Versão Português Romanian version Versão em russo Versão eslovaca Versão eslovena Versão em sérvio Versão sueca Versão Tagalog Versão Ucraniano Versão vietnamita Versão em chinês
Post new topic Reply to topic EDAboard.com Índice do Fórum -> ASIC Design Metodologias e Ferramentas (Digital) -> síncrona e assíncrona State Machine Design-VHDL
Página 1 de 1

subj

text

Todos os horários são GMT 1 Hora
Similar tópicos:
Máquina de estado assíncronas (2)
feed relógio duplo para máquina de estado síncrona (5)
O material para o contador síncrono, máquina de estado finito? (2)
Como instanciar reset assíncrono e síncrono? (3)
Synchronous vs Asynchronous design (12)
Síncronas e assíncronas Design (10)
É síncrono ou assíncrono desenho preferido? (3)
@ ltera: vs Synchronous Asynchronous Circuit Design (2)
Síncronas e assíncronas em design SOC encontro (1)
problema de máquina de estado em VHDL .. (23)


Abuse | | Administrador | | Moderador | Suporte | nós | Mapa do Site |
topic RSS