| Autor | Mensagem |
|---|
Alles Gute
Joined: 04 dez 2003
Lugares: 142
Ajudado: 5
|  29 jan 2006 16:52 Como chegar a 1 / 3 ciclo de um 50% ciclo relógio? | | | tags: como chegar até 1 / 3 |
|
| | Como chegar a um 1 / 3 ciclo de relógio de 50% ciclo relógio? |
|
| Voltar ao topo | |
 |
v_c
Joined: 11 out 2005
Lugares: 468
Ajudado: 84
| | 29 jan 2006 17:52 Re: Como chegar a 1 / 3 ciclo de um 50% ciclo relógio? | | |
|
| Em primeiro lugar, ter direito a 50% sinal e demora-lo (usando apenas a propagação demora de portões ou utilizando circuito RC). Depois, apanhe o sinal e de 50% imposto ao atraso sinal e ponha-as em um E portão. O resultado deverá ser um pulso com um ciclo de <50%. O truque é pegar o correto R e C valores para dar-lhe o direito atraso. Isso depende do que a freqüência de seu ciclo relógio está. Você deve fazer o resistor um potenciômetro de modo que você pode ajustar-lo.
Agora, o que estou descrevendo acima é muito grosseira "open-loop solução. Como não precisa de 30% precisam ser?
Atenciosamente,
 |
|
| Voltar ao topo | |
|
VSMVDD
Joined: 12 jun 2005
Lugares: 567
Ajudado: 55
| | 29 jan 2006 18:14 Re: Como chegar a 1 / 3 ciclo de um 50% ciclo relógio? | | | tags: cd4059 |
|
| utilize um CD4059 ou 74HCT4059, então você pode programar precisa divisão
exato para marcar espaço necessário
mesmo usando um micro nas suas horas insumos
Acho que está muito acima método rought |
|
| Voltar ao topo | |
|
pthoppay
Joined: 06 nov 2005
Lugares: 80
Ajudado: 5
| | 29 jan 2006 20:32 Re: Como chegar a 1 / 3 ciclo de um 50% ciclo relógio? | | |
|
| Se você deseja implementar na CI, em seguida, use tampão demora elementos como, por onde você controla o seu dimensionamento atraso.
Prakash. |
|
| Voltar ao topo | |
|
v_c
Joined: 11 out 2005
Lugares: 468
Ajudado: 84
| | 29 jan 2006 20:34 Re: Como chegar a 1 / 3 ciclo de um 50% ciclo relógio? | | |
|
| VSMVDD - Concordo com você. Como eu disse, a minha é uma solução muito áspera que tenho usado no passado, quando eu não tiver todas as peças para um bom design. Trata-se de uma "rápida e suja" solução.
Atenciosamente,
v_c |
|
| Voltar ao topo | |
|
Alles Gute
Joined: 04 dez 2003
Lugares: 142
Ajudado: 5
| | 29 jan 2006 20:58 Re: Como chegar a 1 / 3 ciclo de um 50% ciclo relógio? | | | tags: cd4059 como obter 1 / 3 |
|
| | v_c escreveu: | Em primeiro lugar, ter direito a 50% sinal e demora-lo (usando apenas a propagação demora de portões ou utilizando circuito RC). Depois, apanhe o sinal e de 50% imposto ao atraso sinal e ponha-as em um E portão. O resultado deverá ser um pulso com um ciclo de <50%. O truque é pegar o correto R e C valores para dar-lhe o direito atraso. Isso depende do que a freqüência de seu ciclo relógio está. Você deve fazer o resistor um potenciômetro de modo que você pode ajustar-lo.
Agora, o que estou descrevendo acima é muito grosseira "open-loop solução. Como não precisa de 30% precisam ser?
Atenciosamente,
|
"use um CD4059 ou 74HCT4059" você quer dizer usar frequência divisor? Como usar um divisor-por-3 frequência divisor? Sim, desta forma, podemos obter 1 / 3 ciclo relógio, mas a 3 vezes menor freqüência.
A minha principal exigência é não aumentar o relógio jitter muito. |
|
| Voltar ao topo | |
|
Artem
Joined: 22 maio 2003
Posts: 1646
Ajudado: 91
Local: Turan
| | 29 jan 2006 21:25 Como chegar a 1 / 3 ciclo de um 50% ciclo relógio? | | |
|
| não é possível obter 1 / 3 sem passives ou algum tipo de imposto ou PLL medição. Porque não é possível gerir a subida ou descida tempo integral, sem transformação do sinal período. Claro que você pode criar um atraso circuito. É questão de coisas que merece esses esforços.
Mas você pode obter 1 / 3 direito por duas vezes menor freqüência do que a sua frequência de entrada:
extrato do sinal de entrada aumentar e diminuir atraso circuito (significa que o dobro da frequência, o dever não é importante neste momento), ea oferta duplicou a frequência síncrona balcão. Depois ligue balcão da div / 2 e p / 4 saídas para EA. Na saída do E você terá direito exigido sem instabilidade. Eu não lembro chip ids, mas é fácil localizá-las.
Contador deve ser sincronizada, de outra forma, é possível obter indesejados em espigas e da produção. |
|
| Voltar ao topo | |
|
VSMVDD
Joined: 12 jun 2005
Lugares: 567
Ajudado: 55
| | 29 jan 2006 23:14 Re: Como chegar a 1 / 3 ciclo de um 50% ciclo relógio? | | |
|
| / n vão dividir a freqüência de entrada / rácio
por factores de n
por isso é facilmente possível utilizando apenas um / n
um PLL é um / n contra qualquer forma como é um 4059 que também pode ser usado como parte do PLL
assim o seu direito e por isso sou eu
porém passiva Arent elementos necessários para a divisão de 50% imposto para chegar ao espaço necessário marcar
e esta produção de 4059 será um incrivelmente estável e regulável completo em 1% ou mais etapas
assim ele vai alterar a frequência
apenas a marca para o espaço
anexada é a planos Achei online água para um gerador de gás combustível baseada
i retrabalhadas e ela usou o circuito como uma unidade galvanoplastia
ele funciona muito bem nesse trabalho
realmente
youll ver ambos os métodos são empregados através de um temporizador 555 para obter frequência e PWM saídas para uma dupla saída waveform
a base é executado baixa freq @ 100hz - superior a 10 kHz PWM produção é totalmente programável através de um 4059
embora para o seu trabalho que você precisa
usando o 555 em sua própria é enought
você pode fazer o download do demo proteus VSM dali site
www.labcenter.co.uk
ou ele vai abrir também na versão lite
A partir de v6.6 sp3
|
|
| Voltar ao topo | |
|
Davood Amerion
Joined: 01 mar 2005
Lugares: 589
Ajudado: 90
Local: Pérsia
| | 30 jan 2006 9:38 Re: Como chegar a 1 / 3 ciclo de um 50% ciclo relógio? | | |
|
| Alles Gute;
você disse:
| Citação: | | "A minha principal exigência é não aumentar o relógio jitter muito." |
e você não mencionada faixa de freqüência e, se é fixo ou variável!
qualquer forma;
se a produção é variável freqüência única forma é usando PLL (e utilização de dividir por 3 Divisor).
que um é mais importante? jitterfree ou 1/3division precisão?
se timing precisão é mais importante que você pode usar PLL
então se você quiser jitter livre saída, você pode usar passiva methode.
também, por alta freqüência, pode utilizar alguns inversor tampão necessária para a geração de atraso.
Atenciosamente,
Davood. |
|
| Voltar ao topo | |
|
Alles Gute
Joined: 04 dez 2003
Lugares: 142
Ajudado: 5
| | 30 jan 2006 21:05 Como chegar a 1 / 3 ciclo de um 50% ciclo relógio? | | |
|
| | Obrigado a todos pela resposta. Pela minha tarefa, baixo jitter é a minha prioridade, não é uma necessidade muito precisos 1 / 3 ciclo, uma cerca de 1 / 3 é o suficiente. A freqüência pode ser variável. Então acho que usar um divisor-por-3 frequência divisor é a forma mais simples. (embora, ela vai custar mais poder desde 3 vezes maior freqüência é utilizado.) |
|
| Voltar ao topo | |
|
VVV
Joined: 26 nov 2004
Posts: 1584
Ajudado: 290
| | 31 jan 2006 3:03 Re: Como chegar a 1 / 3 ciclo de um 50% ciclo relógio? | | |
|
| Utilize uma divida por 3 e você obtém 1 / 3 CC, a partir de uma frequência três vezes mais elevado. Um único pacote FF é suficiente.
Dê uma olhada neste circuito.
|
|
| Voltar ao topo | |
|
montage2000
Joined: 07 jan 2006
Lugares: 39
Ajudado: 3
| | 31 jan 2006 16:36 Como chegar a 1 / 3 ciclo de um 50% ciclo relógio? | | |
|
| | é difícil obtê-lo directamente, porque ficar perfeito demora não é uma coisa fácil, através de outra forma maio PLL ou DLL |
|
| Voltar ao topo | |
|
Cretu
Joined: 12 nov 2003
Lugares: 141
Ajudado: 4
| | 04 fev 2006 11:41 Re: Como chegar a 1 / 3 ciclo de um 50% ciclo relógio? | | |
|
| | que poderia ajudar a fazer tudo o diferencial e LMC. você terá uma menor jitter |
|
| Voltar ao topo | |
|
gordonlear
Joined: 29 Set 2004
Posts: 3
| | 06 fev 2006 6:01 Como chegar a 1 / 3 ciclo de um 50% ciclo relógio? | | |
|
| | e obtenha 5 vezes? |
|
| Voltar ao topo | |
|
asic_ant
Joined: 07 mar 2006
Lugares: 198
Ajudado: 5
Localização: Nanjing
| | 07 mar 2006 10:50 Re: Como chegar a 1 / 3 ciclo de um 50% ciclo relógio? | | |
|
| Eu tenho alguns materiais para você
|
|
| Voltar ao topo | |
|
